[VHDL编程] CCD相机采集

说明：CCD相机在PCI总线的采集程序，像元数320*256
<mj_842842@163.com> 在 2011-07-01 上传 | 大小：10.47mb | 下载：0

[VHDL编程] FPGA

说明：文中详细介绍了关于FPGA的相关内容和入门要领，便于读者学习和进行综合提高-Text in detail on the FPGA and the associated key entry for the reader a comprehensive study and improve the
<rabbit> 在 2024-11-13 上传 | 大小：10.45mb | 下载：0

[VHDL编程] jiyuFPGAdeSOCshejiyanjiu

说明：基于FPGA的SOC设计技术研究.kdh-FPGA-Based SOC Design Technology. Kdh
<lhr> 在 2024-11-13 上传 | 大小：10.5mb | 下载：0

[VHDL编程] FPGA

说明：FPGA应用开发入门与典型实例 代码 FPGA（现场可编程逻辑器件）以其体积小、功耗低、稳定性高等优点被广泛应用于各类电子产品的设计中。本书全面讲解了FPGA系统设计的背景知识、硬件电路设计，硬件描述语言Verilog HDL的基本语法和常用语句，FPGA的开发工具软件的使用，基于FPGA的软核嵌入式系统，FPGA设计的基本原则、技巧、IP核， FPGA在接口设计领域的典型应用，FPGA＋DSP的系统设计与调试，以及数字变焦系统和P
<海到无涯> 在 2024-11-13 上传 | 大小：10.47mb | 下载：1

[VHDL编程] digitaldesignwithPLD

说明：可编程的逻辑电路，利用VHDL语言实现的时序和组合电路-Programmable Logic
<wangran> 在 2024-11-13 上传 | 大小：10.49mb | 下载：0

[VHDL编程] balence-ball

说明：系统采用加速度传感器作为信号输入，经过模数转换后输入FPGA开发平台，实现显示在显示器上的平衡球游戏。程序已编译通过，有完整模块连接图。-System uses the accelerometer as the input signal, after analog-digital conversion and enter the FPGA development platform, to achieve the balance show
<徐> 在 2024-11-13 上传 | 大小：10.5mb | 下载：0

[VHDL编程] 16pam

说明：用VERILOG语言实现16QAM的数字调制的程序-With the VERILOG language 16QAM digital modulation procedures
<fisher> 在 2024-11-13 上传 | 大小：10.45mb | 下载：0

[VHDL编程] led

说明：关于nios ii led灯的测试试验。真心想下载贵网站的一个文件，求成全 -something about led
<hq> 在 2024-11-13 上传 | 大小：10.44mb | 下载：0

[VHDL编程] Verilog-Niosii-TLC1549

说明：niosii的一个完整的工程 Q2 软件是9.1版本，里面做了一个TLC1549的AD转换串转并的模块-niosii project with a TLC1549 module
<fu> 在 2024-11-13 上传 | 大小：10.45mb | 下载：0

[VHDL编程] CPU_Sinple

说明：实现单周期CPU，完全按照设计图设计出各个部件后用函数联合成CPU。-Function joint completely designed in accordance with the design of the various components to achieve single-cycle CPU to CPU.
<贺俊杰> 在 2024-11-13 上传 | 大小：10.5mb | 下载：0

[VHDL编程] 10_ImageEdge

说明：基于System Generator的图像处理工程,多媒体处理FPGA实现的源码,图像边缘提取-System Generator based image processing engineering, multimedia processing FPGA implementation source code, image edge extraction
<wan> 在 2024-11-13 上传 | 大小：10.46mb | 下载：0

[VHDL编程] receive_uart

说明：fpga串口通信，接收模块程序.verilog语言编写-fpga serial communication, receiving module program
<fafkfnln> 在 2024-11-13 上传 | 大小：10.42mb | 下载：0