资源列表
[VHDL编程] SEG7_Timer
说明:七段数码管时钟显示的verilog程序,开发环境quartusII7.0-Seven-segment digital tube display clock verilog program development environment quartusII7.0<杜征宇> 在 2025-01-11 上传 | 大小:8.62mb | 下载:0
[VHDL编程] aybook.cn_xinrdksfks0630
说明:关于嵌入式系统设计的比较经典的教程,实用性强-Comparison of embedded system design on the classic tutorials, practical<wj> 在 2025-01-11 上传 | 大小:8.61mb | 下载:0
[VHDL编程] SEG7_Timer
说明:里面主要写的是数字钟的代码,程序准确,请大家放心下载-Which is mainly to write is the code of the digital clock and accurate procedures, please rest assured download<博远> 在 2025-01-11 上传 | 大小:8.62mb | 下载:0
[VHDL编程] SEG7_Timer
说明:一个采用数码管显示的数字钟,能设置时间和显示模式的切换-A digital display digital clock, can set the time and a display mode switching<吴国强> 在 2025-01-11 上传 | 大小:8.62mb | 下载:0
[VHDL编程] DSP-on-FPGA.pdf
说明:数字信号处理的FPGA实现,介绍了用FPGA实现数字信号处理的技术-FPGA implementation of digital signal processing, digital signal processing using FPGA technology<沧海一粟> 在 2025-01-11 上传 | 大小:8.63mb | 下载:0
[VHDL编程] camera_test6
说明:摄像头数据进行3*3表格的处理 然后进行中值滤波,8级流水线,速度快-Camera data for 3* 3 forms processing and then median filter, 8 lines, fast<朱腾飞> 在 2025-01-11 上传 | 大小:8.62mb | 下载:0
[VHDL编程] MIPS32SingleCycle
说明:VHDL Implementation of a 32bit Single Cycled MIPS.-VHDL Implementation of a 32bit Single Cycled MIPS.<staNou> 在 2025-01-11 上传 | 大小:8.62mb | 下载:0
[VHDL编程] Palnitkar_Verilog_1996
说明:Samir Palnitkar-Verilog Digital Design Synthesis-SunSoft Press (1996)<MAA > 在 2025-01-11 上传 | 大小:8.62mb | 下载:0