[VHDL编程] 1

说明：基于FPGA的数字视频信号发生器的设计与实现，内有全套源码以及各种配套的图片，内容详尽，绝对真实！ -FPGA-based digital video signal generator Design and Implementation, which has a full set of source code and a variety of matching pictures, and detailed, absolutely t
<殷彦伟> 在 2024-11-16 上传 | 大小：3.62mb | 下载：0

[VHDL编程] verilogpractice1-9code

说明：verilog练习1-9代码，Sopc中硬件描写语言及程序，以及modelslim软件调试-Exercise 1-9 verilog code, Sopc in hardware descr iption language and procedures, and modelslim software debugging
<mahonghua> 在 2024-11-16 上传 | 大小：3.62mb | 下载：0

[VHDL编程] VHDL_study

说明：vhdl实用教程，经典教程，本书特意做了书签，方便初学者查询-vhdl practical course, classic tutorial, the book deliberately made bookmarks, easy for beginners query
<日三省吾身> 在 2024-11-16 上传 | 大小：3.62mb | 下载：0

[VHDL编程] OFDM-DESIGN-fpga

说明：基于FPGA的OFDM基带系统设计,内容翔实，包含全部源代码-the design of OFDM system based on FPGA
<李春雷> 在 2024-11-16 上传 | 大小：3.62mb | 下载：0

[VHDL编程] OFDM-verilog

说明：ofdm系统完整源代码，verilog语言编写，在ise平台测试通过-ofdm source code in verilog, run in ise fpga platform
<CloudZhang> 在 2024-11-16 上传 | 大小：3.62mb | 下载：0

[VHDL编程] verilog-ip-core

说明：verilog ip核，源代码，ethernet， video_compression_systems-verilog ip core source code, ethernet, video_compression_systems
<刘兵> 在 2024-11-16 上传 | 大小：3.62mb | 下载：0

[VHDL编程] work

说明：数字系统设计及VHDL课上用的易于混淆的代码-Digital system design and use of the VHDL code lesson is easy to confuse
<钟晓辉> 在 2024-11-16 上传 | 大小：3.62mb | 下载：0

[VHDL编程] 11-Verilogblock

说明：verilog 阻塞幅值和非阻塞赋值的区别讲的不错，可用看看，对初学者很有帮助。-Verilog blocking amplitude and non-blocking assignment about the difference between a good, can be used to see, is very helpful for beginners.
<孟稳 > 在 2024-11-16 上传 | 大小：3.61mb | 下载：0

[VHDL编程] anjian

说明：用FPGA实现按键对数码管显示的数字控制，兼有加数、减数功能。使用两个按键及两个数码管。-To achieve key display of the digital tube digital control with FPGA, both the addend, meiotic function. The use of two keys and two digital tube.
<李慎> 在 2024-11-16 上传 | 大小：3.62mb | 下载：0

[VHDL编程] snake

说明：自己写的verilog贪吃蛇程序，使用vivado2015.2软件编写综合的，硬件平台是xilinx的basys3平台，当检测到碰撞时，led灯会亮起-Write your own verilog Snake program, using the software to prepare a comprehensive vivado2015.2, the hardware platform is the basys3 xilinx pla
<范赛龙> 在 2024-11-16 上传 | 大小：3.61mb | 下载：0

[VHDL编程] tx_rx_fifo

说明：通过串口将接收到的数据存入fifo,fifo存满后使能串口发送功能，将接收到的数据发送出去(Use fifo to realize the receive and send function of the uart. The function is no problem.)
<Pgaf > 在 2024-11-16 上传 | 大小：3.62mb | 下载：0

[VHDL编程] elevator

说明：de2-115开发板2人6层电梯Verilog语言实现(Verilog language implementation of de2-115 development board 2-person 6-layer elevator)
<zyx....> 在 2024-11-16 上传 | 大小：3.61mb | 下载：1