资源列表
[VHDL编程] Oscilloscope
说明:描述:在D2SO和AIO1上执行的数子示波镜-Descr iption: In D2SO and AIO1 run several sub-oscilloscope<陈晓> 在 2025-01-18 上传 | 大小:1.83mb | 下载:0
[VHDL编程] Logic_verilog
说明:很多Verilog的例子 很经典 适合FPGA初学者-many Verilog examples<eva> 在 2025-01-18 上传 | 大小:1.83mb | 下载:0
[VHDL编程] real_module
说明:对进来的数据进行乒乓操作,例如0-63出来的结果是31-0,63-32.进来和出去为同一时钟,且都是流水线方式,结构为双口RAM.-Ping-pong on the incoming data operations, such as 0-63, the results are 31-0,63-32. Come in and out of the same clock, and are pipelined, the structure o<王海生> 在 2025-01-18 上传 | 大小:1.83mb | 下载:0
[VHDL编程] shifter_arm
说明:桶形移位器,8位,16位,32位,含ARM桶形移位器。南大计算机系计算机组成原理实验-Barrel shifter, 8, 16, 32, including the ARM barrel shifter. NTU Department of Computer Science Experimental Computer System<sunying> 在 2025-01-18 上传 | 大小:1.83mb | 下载:0
[VHDL编程] rtc_interface
说明:该段代码给移植到黑金DB2C5开发板上面的RTC接口verilog代码,已经经过实验验证。-This code to transplant to black gold DB2C5 development board above RTC interface verilog code, has been experimentally validated.<杨杨> 在 2025-01-18 上传 | 大小:1.83mb | 下载:0
[VHDL编程] FPGA--TimeQuesREV1.0
说明:FPGA那些事儿--TimeQuest静态时序分析REV1.0,这个不用多说了吧,经典之作,大家多多学习,共同进步-FPGA that thing- TimeQuest static timing analysis REV1.0, this goes without saying it, classic, everyone can learn together and progress ~ ~<Tom> 在 2025-01-18 上传 | 大小:1.83mb | 下载:0
[VHDL编程] KEBIANCHENGLUOJIQIJIANPEIXUN
说明:参加电子设计大赛不可或缺的可编程逻辑器件的系统培训资料-System training materials to participate in Electronic Design Contest integral programmable logic devices<PENG> 在 2025-01-18 上传 | 大小:1.82mb | 下载:0