[VHDL编程] qpsk

说明：QKSK 调制 解调 调试成功 -QKSK modem debugging success
<张先生> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] encrypt

说明：完成汽车用HITAG2加密方式，用verilog完成-Completed the automotive HITAG2 encryption completed, with verilog
<liwenyi> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] cx

说明：变模可逆计数器的VHDL功能描述，是数字锁相环的一个期间的程序-Reversible counter variable mode
<非> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] keyboard

说明：verilog FPGA开发板4*4键盘代码，正确可实现-4*4keyboard diven by verilog
<fsr> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] counterms

说明：verilog语言写的可置数的倒计时计数器，共四位bcd码，分别为分钟两位和秒两位。波形完美无毛刺.开发环境没找到verilog只好写了vhdl-verilog based counter for minutes and seconds
<yhl> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] loop

说明：loop filter IIR for pll Fm demodulator
<bob> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] pipe_adder

说明：使用流水结构设计的一个超前进位加法器，含测试文件-pipe adder
<徐欢> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] Sequential-detection

说明：序列检测器的vhdl设计（用状态机实现序列检测器的设计，了解一般状态机的设计与应用。）-Sequential detection
<lmy> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] 63bit1amount

说明：求63位二进制数前导1个数Verilog-Solution for 63bit-FL1. Writen with Verilog.
<大神> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] ALU

说明：ALU 与ALU控制器 实验 VHDL Verilog 语言设计-ALU VHDL Verilog
<abc> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] 6

说明：该程序包含了完整的实体结构，实现的是一个K位xK位的布斯乘法器-The program includes a complete physical structure, to achieve a K xK-bit Booth multiplier
<> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] 5

说明：七段字符显示器逻辑功能的VHDL语言程序，本程序采用IF语句形式-VHDL language program of the seven-segment character display logic functions
<> 在 2024-11-19 上传 | 大小：1kb | 下载：0