[VHDL编程] wireless

说明：无线通信模块FPGA实现。可以先来看看，共参考，大家分享。-FPGA realization of wireless communication module. Can first take a look at a total of reference to share with you.
<张宁> 在 2025-01-19 上传 | 大小：1.78mb | 下载：0

[VHDL编程] cpu2

说明：另一个简单的16位VHDL的CPU程序~~~包含简单的加减乘除移位等操作，适用于课程设计-Another simple VHDL' s CPU 16-bit program ~ ~ ~ contains simple calculation shift and other operations for course design
<liuying> 在 2025-01-19 上传 | 大小：1.78mb | 下载：0

[VHDL编程] SC

说明： 正弦信号发生器- SC
<打下> 在 2025-01-19 上传 | 大小：1.78mb | 下载：0

[VHDL编程] counter

说明：基于EP1C6Q240的计数器设置，简单易懂，调试通过-Counter EP1C6Q240 based settings, easy to understand, debug through
<> 在 2025-01-19 上传 | 大小：1.78mb | 下载：0

[VHDL编程] S7_PS2_RS232

说明：本实验实现PS/2接口与RS-232接口的数据传输， PS/2键盘上按下按键，可以通过RS-232自动传送到主机的串口调试终端上（sscom32.exe）； 并在数据接收区显示接收到的字符。 串口调试终端的设置：波特率115200，一个停止位，无校验位。 -The experimental realization of PS/2 interface and RS-232 interface, data transmiss
<成语> 在 2025-01-19 上传 | 大小：1.78mb | 下载：0

[VHDL编程] quartusHand2Hand

说明：使用Quartus进行Altera 公司的FPGA设计已经越来越流行，这个教程正是帮助需要的朋友迈入Quartus设计大门的钥匙。-FPGA design has become increasingly popular to use Quartus for Altera Corporation, this tutorial is to help a friend in need into the Quartus design door
<王红卫> 在 2025-01-19 上传 | 大小：1.78mb | 下载：0

[VHDL编程] dog_cat_mouse_river

说明：用VHDL写的程序，模拟狗，猫，老鼠过河。规则是：狗不能跟猫单独呆在一起，老鼠跟猫不能单独在一起。-Program written in VHDL, simulated dog, cat, mouse to cross the river. The rule is: the dog can not be with the cat alone with rats and cats can not be alone together.
<ksing> 在 2025-01-19 上传 | 大小：1.78mb | 下载：0

[VHDL编程] VHDL-Programming-by-Example

说明：一本介绍用VHDL写的一些关于FPGA的例程-McGraw Hill VHDL Programming by Example
<刘帅> 在 2025-01-19 上传 | 大小：1.78mb | 下载：0

[VHDL编程] zhuangtaiji

说明：VHDL语言实现LED灯循环左移、右移，全亮全灭功能-VHDL language LED light is rotated to the left, right, full brightness all off
<zzh> 在 2025-01-19 上传 | 大小：1.78mb | 下载：0

[VHDL编程] digital_timer

说明：能够使用4个按键，实现调时。一个选择，一个取消，一个加时间，一个减时间。-Four keys to use to achieve the transfer. A selection, a cancel an add time, a reduced time.
<lee> 在 2025-01-19 上传 | 大小：1.78mb | 下载：0

[VHDL编程] shape

说明：基于FPGA的成型滤波器的代码，里面内附激励文件，使用verilog编写-FPGA-based shaping filter code, which included incentives files using verilog write
<刘先生> 在 2025-01-19 上传 | 大小：1.78mb | 下载：0

[VHDL编程] PLD_two

说明：PLD实验B组第二次实验，LCD1602显示学号，verilog语言-PLD experimental group B second experiment, LCD1602 display student number, verilog language
<xerxes> 在 2025-01-19 上传 | 大小：1.78mb | 下载：0