资源列表

« 1 2 ... .20 .21 .22 .23 .24 3525.26 .27 .28 .29 .30 ... 4311 »

[VHDL编程K9HCG08DG08

说明:K9HCG08U1D K9PDG08U5D K9LBG08U0D K9MDG08U5D 三星 4G 8G 16G nand资料-K9HCG08U1D K9PDG08U5D K9LBG08U0D K9MDG08U5D Samsung 4G 8G 16G nand datasheet
<baixiangzhou> 在 2025-01-21 上传 | 大小:1.48mb | 下载:0

[VHDL编程cronometro

说明:This the program of a timer with a accuracy of ms-This is the program of a timer with a accuracy of ms
<Sergio> 在 2025-01-21 上传 | 大小:1.47mb | 下载:0

[VHDL编程T6_SRAM

说明:
<汪东> 在 2025-01-21 上传 | 大小:1.48mb | 下载:0

[VHDL编程spi_fpga

说明:这是一个Verilogde SPi接口应用程序,经过仿真。-This is a SPI interface programme.
<yuedongxu> 在 2025-01-21 上传 | 大小:1.48mb | 下载:0

[VHDL编程all-digital-fm-receiver

说明:all digital fm receiver using vhdl programming language project for electronics and communication engineering students.
<Rahul> 在 2025-01-21 上传 | 大小:1.47mb | 下载:0

[VHDL编程TX_SCI

说明:简单的串口程序,根据矩阵键盘的输入从串口输出按键值 (0-F)-Simple serial program, according to the input matrix keyboard key value from the serial output (0-F)
<Domo> 在 2025-01-21 上传 | 大小:1.47mb | 下载:0

[VHDL编程clock_ljs

说明:用FPGA实现数字钟 里面采用Verilog语言实现了数字钟 小时分秒-FPGA Digtal Verilog HDL
<Arthur> 在 2025-01-21 上传 | 大小:1.48mb | 下载:0

[VHDL编程FPGA

说明:fpga的相关例程,从爱问找到的,据说很实用-failed to translate
<> 在 2025-01-21 上传 | 大小:1.47mb | 下载:0

[VHDL编程PIC16F5X-RISC

说明:PIC16F5X-大型RISC处理器-代码实现集合,其中包含工程,说明文档-PIC16F5X-Large RISC processor- code set, which includes engineering, documentation
<HP_ccyz2012> 在 2025-01-21 上传 | 大小:1.48mb | 下载:0

[VHDL编程uart_latest.tar

说明:串口(UART)的verilog源代码,可以供设计参考-Serial port (UART) of the Verilog source code, can be used for reference in design
<> 在 2025-01-21 上传 | 大小:1.47mb | 下载:0

[VHDL编程zx3016_shiboqi

说明:vhdl语言编写的示波器,能够显示三角波,方波,锯齿波等波形,能够切换波形-vhdl language oscilloscope can display a triangular wave, square wave, sawtooth waveform, capable of switching waveform
<朱翔> 在 2025-01-21 上传 | 大小:1.47mb | 下载:0

[VHDL编程uart16550_latest.tar

说明:UART16550是16550兼容的UART核心(主要)。 总线接口是WISHBONE SoC总线启。B. 所有功能的标准选择16550 UART:FIFO的基础操作,要求和其他中断。 数据表可以下载从CVS树随着源代码-uart16550 is a 16550 compatible (mostly) UART core. The bus interface is WISHBONE SoC bus Rev. B.
<asdtgg> 在 2025-01-21 上传 | 大小:1.47mb | 下载:0
« 1 2 ... .20 .21 .22 .23 .24 3525.26 .27 .28 .29 .30 ... 4311 »

源码中国 www.ymcn.org