[VHDL编程] fsk

说明：FSK的编码 运用VHDL实现代码仿真-FSK encoding
<cherry> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] Counters

说明：bcdcounter in VHDL, behavioral
<Samira> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] se7en

说明：a seven segment in vhdl code
<Samira> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] adder

说明：用两个方法实现2位全加器，没有错误，仅供参考。-Can realize two eight bits of Numbers is equal, no error, for reference. With two method two QuanJia device without any error, only supplies the reference.
<heiying> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] dac_test

说明：DAC_TLC5620测试模块，verilog语言-module of texting DAC_TLC5620
<小波> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] capature_key

说明：实现检测按键与控制LED进行显示，利用ISE10.1版本，及ALMIGHTY开发板实现按键驱动LED的实验-Detection key and control LED to display
<小泽> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] ClkDivide

说明：This my version of the unit which carries out the division of the input signal-This is my version of the unit which carries out the division of the input signal
<Dmitriy> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] mem

说明：This my version of a memory module that can be used in a digital device to store the filter coefficients.-This is my version of a memory module that can be used in a digital device to store the filter coefficients.
<Dmitriy> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] SignedMul18x18

说明：This my version of the scale, and the multiplier block, which can be used in digital devices-This is my version of the scale, and the multiplier block, which can be used in digital devices
<Dmitriy> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] chufaqi

说明：64位除法器，可计算商和余数，时序，测试通过-64bit divider
<w_jx> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] VHDL-node

说明：VHDL简单程序 包括简单的与门 非门 以及138 等 适合初学者使用-this is VHDL
<邵亚东> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] mul1617

说明：采用verilog RTL级语言，实现了有符号的16位乘17位的乘法器。特点是：采用流水的结构，可以在一个周期内处理完数据。通过QuartusII和Modulesim的功能仿真和时序仿真，并得到正确结果。-Realize the signs of 16 of the 17 patients take on time-multiplier. Features are: the structure of water, can be in a
<李小白> 在 2024-11-19 上传 | 大小：1kb | 下载：0