[VHDL编程] stepper_motor_control_design_example

说明：步进电机 VHDL 控制，整步 半步 细分 actel FPGA使用-VHDL stepper motor control, whole-step half-step breakdown of the use of actel FPGA
<李宁> 在 2025-01-23 上传 | 大小：1.29mb | 下载：0

[VHDL编程] DSP_design_based_on_FPGA

说明：用FPGA设计DSP,2007年上海FPGA高级研修班清华博士贺光辉讲义-FPGA Design with DSP, 2007 in Shanghai FPGA advanced training classes Tsinghua notes Dr. He Guanghui
<david> 在 2025-01-23 上传 | 大小：1.29mb | 下载：0

[VHDL编程] cardTEL

说明：基于verilog-hdl的卡式电话电路，编译环境quartusII72，经下载仿真通过。-Verilog-hdl cassette based on telephone circuits, build environment quartusII72, has been downloaded by simulation.
<潘萌> 在 2025-01-23 上传 | 大小：1.29mb | 下载：0

[VHDL编程] 1602

说明：1602液晶程序！程序自己已调试成功！完全可以用！-1602 LCD program! Debugging success!
<haohao> 在 2025-01-23 上传 | 大小：1.29mb | 下载：0

[VHDL编程] 2012-05-27-ADC-Light-Sensor-Avago-APDS-9005-020.z

说明：ADC Light Sensor Avago APDS-9005-020 VHDL solution running on a Xilinx Spartan 6: Reading out light intensity from an Avago APDS-9005-020 using an average DAC and two additional digital control lines.
<Abel Tazzman> 在 2025-01-23 上传 | 大小：1.29mb | 下载：0

[VHDL编程] jishudisplay

说明：中级篇02：按键计数并显示在数码管上，适合新手学习，内有原理图代码等文件，已经用过，可以放心使用-Intermediate Part 02: Key counted and displayed on the digital control, suitable for beginners to learn, there are schematic code and other documents, has been used, you c
<王大神> 在 2025-01-23 上传 | 大小：1.29mb | 下载：0

[VHDL编程] VHDL-TFT-LCD

说明：使用VHDL语言，控制LCD屏 ,实现显示与屏幕的切换-Using VHDL language, control LCD screen
<赵慧> 在 2025-01-23 上传 | 大小：1.29mb | 下载：0

[VHDL编程] fir_verilog_matlab

说明：本设计是基于FPGA的一个FIR低通滤波器设计，要求使用Verilog语言编写滤波器模块，通过编译和综合，并通过Matlab和modelsim联合仿真验证设计结果。-This design is a FIR low-pass filter design based on FPGA, use Verilog to program filter module, and joint simulation by Matlab and mode
<郭婷> 在 2025-01-23 上传 | 大小：1.29mb | 下载：0

[VHDL编程] Experiment-of-FPGA_DE2

说明：fpga开发板DE2的实验讲义，讲解的很详细，可作为入门的学习讲义。-Experiment of FPGA_DE2
<范萍> 在 2025-01-23 上传 | 大小：1.29mb | 下载：0

[VHDL编程] DDS-signal-generator

说明：基于DDS的函数信号发生器，产生正弦波，通过按键控制输出频率-Produce sine function signal generator, based on DDS, through the keys to control the output frequency
<赵强> 在 2025-01-23 上传 | 大小：1.29mb | 下载：0

[VHDL编程] rom_255

说明：入通过键盘控制或者通过50MHz晶振分频后以每1秒步长发生变化，通过8位并口输出数字信号，并将该数字信号经过译码电路后用七段数码管提示输出信息。-By controlling the keyboard or by 50MHz crystal occur long after the division to change every second step, through the 8-bit parallel digital outpu
<maomaoyu> 在 2025-01-23 上传 | 大小：1.29mb | 下载：0

[VHDL编程] avs_aes_latest

说明：This is source code for something very important that is AVS AES standard hardware code for implementation both ASIC and FPGA
<rajban > 在 2025-01-23 上传 | 大小：1.29mb | 下载：0