资源列表
[VHDL编程] TimingConstraint
说明:xilinx公司提供的关于FPGA硬件设计的额时序约束参考资料-xilinx provided on the FPGA hardware design timing constraints of the amount of reference material<juan> 在 2025-02-03 上传 | 大小:1.28mb | 下载:0
[VHDL编程] Digital_frequency_meter
说明:本项目基于等精度测量频率的原理,利用Verilog硬件描述语言设计实现了频率计内部功能模块,对传统的等精度测量方法进行了改进,增加了测量脉冲宽度的功能 采用STC89C52单片机进行数据运算处理,利用液晶显示器对测量的频率、占空比进行实时显示。充分发挥FPGA(现场可编程门阵列)的高速数据采集能力和单片机的高效计算与控制能力,使两者有机地结合起来。-The project is based on the principle of equ<swekey> 在 2025-02-03 上传 | 大小:1.28mb | 下载:0
[VHDL编程] mcbsp_to_sci
说明:自己写的 mcbsp 转 sci 和 sci转mcbsp 的verilog的程序,欢迎大家 指点,开发环境是Quartus II。-Write your own mcbsp turn sci and sci turn mcbsp the verilog program, we welcome the pointing<12354> 在 2025-02-03 上传 | 大小:1.28mb | 下载:0
[VHDL编程] Vivado-Introduction
说明:XILINX VIVADO开发使用工具教程-Introduction to the Vivado Design Suite<yin> 在 2025-02-03 上传 | 大小:1.28mb | 下载:0