资源列表
[VHDL编程] ddrct_gen_o4_1_008_1
说明:有关ddr设计的控制问题,ddrct_gen_o4_1_008_1.zip 非常有用<董星> 在 2025-02-01 上传 | 大小:1.02mb | 下载:0
[VHDL编程] ADS805FPGAchengxu
说明:用FPGA来实现对ADS805的采用控制,内部含有DDS程序-ADS805 with FPGA to achieve the adoption of control, internal procedures with DDS<> 在 2025-02-01 上传 | 大小:1.02mb | 下载:0
[VHDL编程] EDA-shuzizhong
说明:用EDA软件实现数字时钟的设计,提供详细的代码-Using EDA software to realize the digital clock design, with detailed code<张静泉> 在 2025-02-01 上传 | 大小:1.02mb | 下载:0
[VHDL编程] Advanced-Digital-Design-with-the-Verilog-HDL-CODE.
说明:《Verilog HDL高级数字系统设计》(Michael D. Ciletti著) Verilog HDL源代码-" Verilog HDL Advanced Digital System Design" (Michael D. Ciletti a) Verilog HDL source code<曹氏> 在 2025-02-01 上传 | 大小:1.02mb | 下载:0
[VHDL编程] extension_pack_latest.tar
说明:This project contains files you can use to expand upon the basic IEEE packages you normally use for creating testbenches and RTL code. Automatic count stop/start value generation functions. You enter a time duration<Louis> 在 2025-02-01 上传 | 大小:1.02mb | 下载:0