资源列表

« 1 2 ... .43 .44 .45 .46 .47 3348.49 .50 .51 .52 .53 ... 4311 »

[VHDL编程ddrct_gen_o4_1_008_1

说明:有关ddr设计的控制问题,ddrct_gen_o4_1_008_1.zip 非常有用
<董星> 在 2025-02-01 上传 | 大小:1.02mb | 下载:0

[VHDL编程MB_Labs

说明:example VHDL for spartan e3
<Hang> 在 2025-02-01 上传 | 大小:1.02mb | 下载:0

[VHDL编程MUXplus2

说明:Max+plusⅡ是Altera公司提供的FPGA/CPLD开发集成环境,Max+plusⅡ界面友好,使用便捷,被誉为业界最易用易学的EDA软件。本资源分七节内容详细的讲解了MUX+PLUSⅡ软件的操作及应用。-Altera Max+ plus Ⅱ is provided by FPGA/CPLD development integration environment, Max+ plus Ⅱ friendly interface an
<vanrry> 在 2025-02-01 上传 | 大小:1.02mb | 下载:0

[VHDL编程ADS805FPGAchengxu

说明:用FPGA来实现对ADS805的采用控制,内部含有DDS程序-ADS805 with FPGA to achieve the adoption of control, internal procedures with DDS
<> 在 2025-02-01 上传 | 大小:1.02mb | 下载:0

[VHDL编程EDA-shuzizhong

说明:用EDA软件实现数字时钟的设计,提供详细的代码-Using EDA software to realize the digital clock design, with detailed code
<张静泉> 在 2025-02-01 上传 | 大小:1.02mb | 下载:0

[VHDL编程pspice

说明:pspice软件教程,比较全面是电子仿真的最好选择-pspice software features introduced in more detail the contents of
<jack> 在 2025-02-01 上传 | 大小:1.02mb | 下载:0

[VHDL编程Advanced-Digital-Design-with-the-Verilog-HDL-CODE.

说明:《Verilog HDL高级数字系统设计》(Michael D. Ciletti著) Verilog HDL源代码-" Verilog HDL Advanced Digital System Design" (Michael D. Ciletti a) Verilog HDL source code
<曹氏> 在 2025-02-01 上传 | 大小:1.02mb | 下载:0

[VHDL编程extension_pack_latest.tar

说明:This project contains files you can use to expand upon the basic IEEE packages you normally use for creating testbenches and RTL code. Automatic count stop/start value generation functions. You enter a time duration
<Louis> 在 2025-02-01 上传 | 大小:1.02mb | 下载:0

[VHDL编程lab_cor_8

说明:cordic算法实现8次迭代计算sin(x)-8 iterations cordic algorithm computing sin (x)
<黄欣睿> 在 2025-02-01 上传 | 大小:1.02mb | 下载:0

[VHDL编程vhd123

说明:基于VHDL的实现赛车点阵,赛道和赛车,能够左右移动-VHDL-based matrix to achieve racing, track and racing, can move around
<雷涛涛> 在 2025-02-01 上传 | 大小:1.02mb | 下载:0

[VHDL编程CoG

说明:Semi-functional FSM and ROM for Xilinx CPLD to drive ST7565R based off Digikey example
<Mac> 在 2025-02-01 上传 | 大小:1.02mb | 下载:1

[VHDL编程vhdl

说明:(1) 在十字路口的两个方向上各设一组红、绿、黄灯,显示顺序依次为红灯-绿灯-黄灯-红灯。 南北方向和东西方向红灯绿灯相反。南北方向红灯显示时间为东西方向黄绿灯显示时间的总和,同理,东西方向红灯显示时间为南北方向黄绿灯显示时间的总和。 (2) 设置一组数码管,以倒计时的方式显示允许通行或禁止通行的时间,其中绿灯、黄灯、 红灯的持续时间分别是7s、2s和9s。 -(1) a set of red, green and yello
<陈杰> 在 2025-02-01 上传 | 大小:1.02mb | 下载:0
« 1 2 ... .43 .44 .45 .46 .47 3348.49 .50 .51 .52 .53 ... 4311 »

源码中国 www.ymcn.org