[VHDL编程] Traffic_Light_Final

说明：Traffic light written with Verilog-written with Verilog
<吴意曦> 在 2025-02-01 上传 | 大小：979kb | 下载：0

[VHDL编程] 16bitalu

说明：16 bit alu using the vhdl it has 16 function perform by control unit with 4 control signal
<jai> 在 2025-02-01 上传 | 大小：979kb | 下载：0

[VHDL编程] mult16s

说明：16位乘法器，VHDL语言编写的，供大学交流学习-16-bit multiplier
<肖地> 在 2025-02-01 上传 | 大小：979kb | 下载：0

[VHDL编程] SDRAM

说明：基于SDRAM的存储器接口设计，采用verilog编写-SDRAM memory interface design based on
<沈兰亭> 在 2025-02-01 上传 | 大小：978kb | 下载：0

[VHDL编程] lab

说明：VHDL Lab manual useful for experiment purpose
<Vinodh> 在 2025-02-01 上传 | 大小：978kb | 下载：0

[VHDL编程] dds

说明：反映测试，测试反应的时间，达到在滚定时间按下会显示你花费时间。-Reflect the test, test the reaction time to achieve the given time in the roll press will show you spend time.
<陈> 在 2025-02-01 上传 | 大小：978kb | 下载：0

[VHDL编程] step

说明：步进电机细分驱动系统可以实现使用或不使用细分，电机正反转控制-Subdivision stepper motor drive system can be achieved with or without breakdown, motor reversing control
<houxinghai> 在 2025-02-01 上传 | 大小：979kb | 下载：0

[VHDL编程] vhdl-xiyiji

说明：基于quartus2的vhdl状态机——洗衣机编程应用，采用EDA自顶向下的设计方法。-The vhdl state machine based quartus2- washing machine programming applications, the EDA top-down design approach.
<zenpging> 在 2025-02-01 上传 | 大小：979kb | 下载：0

[VHDL编程] exp2prj1

说明：基于FPGA的DDS，编写语言为verilogHDL，编辑环境为quartusII 9.0，dds频率可程控调节-a Direct Digital Synthesis based on FPGA
<yzy> 在 2025-02-01 上传 | 大小：979kb | 下载：0

[VHDL编程] FIR_Final

说明：Finite impulse responce filter
<vicky> 在 2025-02-01 上传 | 大小：979kb | 下载：0

[VHDL编程] EXP4

说明：FPGA系统设计，通过他可以让初学者更快的入门，对嵌入式开发有更深的认识。-FPGA system design, beginners of practice good tools
<chenshi> 在 2025-02-01 上传 | 大小：978kb | 下载：0

[VHDL编程] uart

说明：串口的实现代码，用verilog编写的，并附有仿真文件。-Serial implementation code written using verilog, together with simulation files.
<jianglei> 在 2025-02-01 上传 | 大小：978kb | 下载：0