资源列表
[VHDL编程] Example-b3-1
说明:ALTER FPGA/GPLD设计(初级篇)的源码,只是其中的一部分供大家参考,如果还有用到其他的,请联系我-ALTER FPGA/GPLD design (primary chapter) of the source, is only one part of it for public consultation, if there are other uses, please contact me<宋振丰> 在 2025-02-03 上传 | 大小:852kb | 下载:0
[VHDL编程] Synplify_teaching
说明:synplify工具的教程,教你如何驾驭synplify-the synplify tool teaching<刘大鹏> 在 2025-02-03 上传 | 大小:852kb | 下载:0
[VHDL编程] func_generator
说明:一种可调频率的正弦信号发生器的vhdl实现,含测试文件-An adjustable frequency sinusoidal signal generator vhdl implementation, including the test file<sylor> 在 2025-02-03 上传 | 大小:852kb | 下载:0
[VHDL编程] DMA_Engine
说明:fpga ddr开发经典必备书籍,是每个fpga开发人员必须具有的-fpga ddr development of classic essential books, is that each developer must have fpga<孙乾> 在 2025-02-03 上传 | 大小:851kb | 下载:0
[VHDL编程] synplify_pro-tutorial
说明:做fpga综合的文档,如果你在做 肯定会用到-synplify tutorial<wang> 在 2025-02-03 上传 | 大小:852kb | 下载:0
[VHDL编程] moshuzhuanhuan1111
说明:模数转换,将8路并行的数据缓存在FIFO中,再输出。通过时序控制A/D芯片的采集速度,和ARM板的接收速度。-Analog-to-digital conversion, eight road parallel data cached in FIFO, and output. By sequential control of A/D chip acquisition speed, and ARM board receives the sp<夏天翔> 在 2025-02-03 上传 | 大小:851kb | 下载:0