[VHDL编程] vga_lcd

说明：这个是VGA的核是NOIS开发时使用的IP CORES 在FPGA的开发中使用的比较多-This is a VGA Nois nuclear development is the use of IP CORES in the FPGA used in the development of more
<luojie> 在 2025-02-08 上传 | 大小：591kb | 下载：0

[VHDL编程] web_cpu88

说明：Intel微处理器8088的VHDL实现，可以用ModelSim进行仿真测试。-Realization of intel microprocessor 8088 in VHDL language, and can be tested and simulated with ModelSim.
<卢刚> 在 2025-02-08 上传 | 大小：590kb | 下载：0

[VHDL编程] 4Day

说明：《4天学会Design Compiler》的中文版。 《4天学会Design Compiler》大家都该知道的，一个很好的DC入门教才，我也是学习时找到了这个中文版。 《4天学会Design Compiler》可以在xunlei上下载到。-" 4-day Institute of Design Compiler" the Chinese version. " 4-day Institute of Des
<唐霖> 在 2025-02-08 上传 | 大小：591kb | 下载：0

[VHDL编程] splitbaseplateFFT

说明：分裂基FFT的实现,花钱下的资料，大家都来-split baseplate fft
<郝健> 在 2025-02-08 上传 | 大小：591kb | 下载：0

[VHDL编程] iiscode

说明：用Verilog写的一个简单的IIs控制器，分为clkgen时钟分频模块和transcon传输控制模块。其中transcon模块主要部分为一个有限状态机实现的满足IIS标准的输出。 另附一个简单的Testcase以及得到的波形。-Develop an iis controller with verilog hdl. The key parts of iis were departed in two. One is clkgen.v
<hgdai> 在 2025-02-08 上传 | 大小：591kb | 下载：0

[VHDL编程] vga_lcd

说明：vga display using vhdl
<bala> 在 2025-02-08 上传 | 大小：590kb | 下载：0

[VHDL编程] Advancedcontrolsystems

说明：archive of advanced control systems
<xyz002> 在 2025-02-08 上传 | 大小：591kb | 下载：0

[VHDL编程] maxplus2

说明：this a good tutorial for maxplus2-this is a good tutorial for maxplus2
<elahe> 在 2025-02-08 上传 | 大小：591kb | 下载：0

[VHDL编程] PS2_interface

说明：ps接口实现，硬件描述语言verilog实现，功能测试完整，可实现功能-ps interface, hardware descr iption language verilog implementation, functional testing complete functionality can be achieved
<myname> 在 2025-02-08 上传 | 大小：590kb | 下载：0

[VHDL编程] clockcode

说明：电子时钟设计与实现代码，利用FPGA嵌入式实现-Electronic clock design and implementation
<janet> 在 2025-02-08 上传 | 大小：590kb | 下载：0

[VHDL编程] 3U-CPCI-PCB-Template

说明：3U CompactPCI PCB 模板，使用工具为Altium Designed 9-PCB template of 3U CompactPCI with Altium Designed 9
<asn> 在 2025-02-08 上传 | 大小：591kb | 下载：0

[VHDL编程] edasingene

说明：基于FPGA的正弦信号发生器的设计，用verilog语言实现，可调整频率和周期。-FPGA design based on sinusoidal signal generator with verilog language, adjust the frequency and period.
<allen> 在 2025-02-08 上传 | 大小：590kb | 下载：0