资源列表

« 1 2 ... .76 .77 .78 .79 .80 2981.82 .83 .84 .85 .86 ... 4311 »

[VHDL编程data_transfer

说明:同步串行数据发送电路SSDT的基本功能是将并行数据转换成串行数据并进行同步发送。系统写入和读出时序完全兼容Intel8086时序。 系统以同步信号开始连续发送四个字节,在发送中出现5个1时插入一个0,在四个数据发送结束而下一次同步没有开始之前,发送7FH,这时中间不需要插入零 -synchronous serial data transmission circuit SSDT the basic function is to c
<chengp> 在 2025-02-09 上传 | 大小:544kb | 下载:0

[VHDL编程newDPLLdesign

说明:使用VHDL语言进行数字锁相环的设计,pdf格式,可以打开-The use of VHDL language design of digital phase-locked loop, pdf format, you can open
<国家> 在 2025-02-09 上传 | 大小:544kb | 下载:0

[VHDL编程altera_up_avalon_rs232

说明:altera 官方rs232例程 很详细很实用-official rs232 routines in great detail altera very practical
<柳春青> 在 2025-02-09 上传 | 大小:544kb | 下载:0

[VHDL编程ModelSim

说明:verilog Source code for DCT
<Bilal> 在 2025-02-09 上传 | 大小:543kb | 下载:1

[VHDL编程song

说明:基于verilog实现的音乐程序,很好听啊-Verilog implementation based on the music program, good to hear ah
<Zhang> 在 2025-02-09 上传 | 大小:543kb | 下载:0

[VHDL编程ljj

说明:hs0038的红外接收程序,用于接收遥控器的信号-the driver for hongwai receive
<ljj> 在 2025-02-09 上传 | 大小:543kb | 下载:0

[VHDL编程mobilephon-sound

说明:this is musicbox mobilephon bell sound is played by this code
<hyung> 在 2025-02-09 上传 | 大小:543kb | 下载:0

[VHDL编程acquisition_ad9887a1.3

说明:FPGA 将ad9887a输出的数据写入FIFO_00中,并计数输入的点频,行频和当前行频。将计数的点频,行频和场频数,以及行场信号输出信号(高电平有效)。 点频计数值为前一行的数据量。行频计数输出是前一场的计数。当前行频计数输出是当前行在这一场的行数。-FPGA will ad9887a output data is written FIFO_00 in and point counting input frequency, li
<周新云> 在 2025-02-09 上传 | 大小:543kb | 下载:0

[VHDL编程VHDL

说明:一个VHDL的教程,有例子,上手比较快的。-A VHDL tutorial, there are examples to get started faster.
<谭松清> 在 2025-02-09 上传 | 大小:543kb | 下载:0

[VHDL编程DENG-JING-DU

说明:基于FPGA的等精度频率计设计,实现百万分之一的误差精度-FPGA-based design and other precision frequency to achieve the accuracy of one millionth of error
<范庆斌> 在 2025-02-09 上传 | 大小:543kb | 下载:0

[VHDL编程ping_pang

说明:编写的乒乓球游戏程序,包括原文件和仿真文件等,注释详细-Writing table tennis games, including the original files and simulation files, detailed notes
<john> 在 2025-02-09 上传 | 大小:543kb | 下载:0

[VHDL编程time

说明:Verilog语言编写的,利用分频定时器的方法在数码管上显示0-59 按秒显示。-Verilog language, the method of the dividing timer is displayed on the digital display 0-59 seconds.
<刘欣> 在 2025-02-09 上传 | 大小:543kb | 下载:0
« 1 2 ... .76 .77 .78 .79 .80 2981.82 .83 .84 .85 .86 ... 4311 »

源码中国 www.ymcn.org