[VHDL编程] ad9826

说明：ADC8926 控制部分代码，内涵时序波形，和作业相关要求。-ADC8926 control part of the code
<耿守浩> 在 2025-04-24 上传 | 大小：507kb | 下载：0

[VHDL编程] as

说明：自己编写的的，基于verilog的加减法器！！！比较简单-Their written, based on instruments used in verilog addition and subtraction! ! ! Is relatively simple! !
<林海> 在 2025-04-24 上传 | 大小：507kb | 下载：0

[VHDL编程] SIGNAL_GEN

说明：利用EDA的VHDL硬件描述语言设计的函数信号发生器，可以产生递增、递减斜波，三角波，阶梯波，正弦波，方波-The use of EDA, VHDL hardware descr iption language design function of the signal generator can generate increased progressively decreasing ramp, triangle wave, step-
<心心> 在 2025-04-24 上传 | 大小：507kb | 下载：0

[VHDL编程] amba_2.0

说明：AMBA—2.0台湾繁体中文般的整体介绍-AMBA2.0 Taiwan Traditional Chinese-like the introductions
<guoxiaojin> 在 2025-04-24 上传 | 大小：507kb | 下载：0

[VHDL编程] PS2_jianpanshibie_FPGA

说明：实现了PS2接口的主键盘和小键盘的识别，采用第二套键盘译码表，如果你想使用第一套或者第二套键盘译码，只需做少量的修改就可以实现。只要稍加修改就可以实现你所希望的功能，此程序只实现了LCD灯的控制。-PS2 interface implements the main keyboard and keypad recognition, using the second set of keyboard decoding table, if yo
<杨> 在 2025-04-24 上传 | 大小：507kb | 下载：0

[VHDL编程] SSRAM_design

说明：SSRAM设计，编译，综合，大家可以参考一下，谢谢大家下载参考-The SSRAM design, compilation, synthesis, we can refer to, thank you download reference
<dp> 在 2025-04-24 上传 | 大小：506kb | 下载：0

[VHDL编程] CPU

说明：东南大学VHDL课程CPU设计 Verilog语言-Southeast University, CPU design Verilog language VHDL course
<yu> 在 2025-04-24 上传 | 大小：506kb | 下载：0

[VHDL编程] data_64QAM_map

说明：OFDM的64QAM星座映射，测试通过，但在时钟方面有待改进-64QAM constellation mapping of OFDM, the test passes and the clock to be improving
<彭> 在 2025-04-24 上传 | 大小：506kb | 下载：0

[VHDL编程] shejidds

说明：DDS一个简单的直接数字频率合成，可以用的。NBU的同学们上数字系统设计必备-DDS a easy DDS。
<李吉伟> 在 2025-04-24 上传 | 大小：506kb | 下载：0

[VHDL编程] 232Rec

说明：FPGA中实现串口数据的接收，程序简单明了，采用Verilog语言编写，思路清晰，是初学者的帮手-FPGA implemented in serial data received, the program is simple, using the Verilog language, clear thinking, a beginner s helper
<ccm> 在 2025-04-24 上传 | 大小：506kb | 下载：0

[VHDL编程] sdram

说明：ISE14.4环境编程，XILINX spartan3E,SDRAM完整编程-xilinx sdram
<姜明明> 在 2025-04-24 上传 | 大小：506kb | 下载：0

[VHDL编程] variable_duty_cycle_pwm

说明：VHDL project in ISE Xilinx for PWM generation
<sameer > 在 2025-04-24 上传 | 大小：506kb | 下载：0