[VHDL编程] jian2

说明：1、 掌握VHDL的结构以及实例的编程； 2、 学会使用QuartusⅡ平台的开化； 3、 设计一个2位BCD码加法器。-1, to master the structure and example VHDL programming 2, learn how to use Quartus Ⅱ Kaihua platform 3, the design of a two BCD code adder.
<jian> 在 2025-02-12 上传 | 大小：500kb | 下载：0

[VHDL编程] sequencedetector

说明：verilog code for 3 bit sequence detector
<anup> 在 2025-02-12 上传 | 大小：500kb | 下载：0

[VHDL编程] clk

说明：Quartus II工程压缩文件，是一个典型的基于FPGA的数字钟工程项目，有50MHz分频、计数、译码等模块。-Quartus II project files, is a typical FPGA-based digital clock project, there are sub-50MHz frequency, counting, decoding modules.
<kg21kg> 在 2025-02-12 上传 | 大小：500kb | 下载：0

[VHDL编程] RS232

说明：基于Xilinx Spartan3E的RS232驱动，能够实现FPGA与PC得通信-Xilinx Spartan3E based on the RS232 driver, to achieve a FPGA and PC communication
<darkblue> 在 2025-02-12 上传 | 大小：500kb | 下载：0

[VHDL编程] xapp737

说明：xapp737 from xilinx website : SPI-4.2 to Quad SPI-3 Bridge in Virtex-4 FPGAs
<bugidan> 在 2025-02-12 上传 | 大小：500kb | 下载：0

[VHDL编程] i2cmmm

说明：i2c 可以直接进行综合-i2c rrrrrrrrrrrrrrrrrrrr
<zhangfuquan> 在 2025-02-12 上传 | 大小：500kb | 下载：0

[VHDL编程] Microwave_timer

说明：此代码可以实现微波炉定时器的功能。经过验证。-Microwave oven timers
<王云> 在 2025-02-12 上传 | 大小：500kb | 下载：0

[VHDL编程] verilog-PS2-Keyboard

说明：veirlog编写的PS2键盘通讯程序, 并有PS2接口的相关说明, Quartus II 8.1工程文件-veirlog written communication procedures PS2 keyboard, and a PS2 interface instructions, Quartus II 8.1 project file
<Joseph> 在 2025-02-12 上传 | 大小：500kb | 下载：0

[VHDL编程] ADC_DSP_FIR_Filter

说明：改程序实现了通过dspic30f5015内部ADC模块对模拟量进行采集，之经过FIR滤波，-Reform program implemented by the internal ADC module dspic30f5015 analog acquisition, the after FIR filtering,
<吴传平> 在 2025-02-12 上传 | 大小：500kb | 下载：0

[VHDL编程] multi-alarm

说明：使用EP1C3芯片实现远程LED互通控制，本地报警按钮控制异地LED，按钮具有发起告警与取消告警双重功能，连接芯片采用光耦隔离，可适用于任何EM传输设备-Use EP1C3 chip LED interoperability remote control, local control remote alarm button LED, button and cancel the alarm has launched a dual alar
<LiShuo> 在 2025-02-12 上传 | 大小：499kb | 下载：0

[VHDL编程] kaoshi

说明：FPGA -计数器，29减法计数器。使用verilog hdl编写格式，cyclone I 系列EP1C3TC144芯片。-FPGA programming using 29 down counter, using verilog hdl written format, cyclone I series EP1C3TC144 chips.
<覃振飞> 在 2025-02-12 上传 | 大小：499kb | 下载：0

[VHDL编程] có t?ng chi?u dài to?n b? cay v?i

说明：invalid descr iption, it should be english
<Danh > 在 2025-02-12 上传 | 大小：499kb | 下载：0