[VHDL编程] test3

说明：這是8位數字搶答器，希望對大家有些用，不足之處請見諒-This is the 8-bit digital Responder, and I hope some use, please forgive the inadequacies
<kuangdashuai> 在 2025-02-13 上传 | 大小：480kb | 下载：0

[VHDL编程] MicroProgrammingController

说明：时序电路代码，用verilog实现，功能比较简单，但是很实用-Timing circuit code with verilog achieve
<何文明> 在 2025-02-13 上传 | 大小：480kb | 下载：0

[VHDL编程] clock

说明：clk： 标准时钟信号，本例中，其频率为4Hz； clk_1k： 产生闹铃音、报时音的时钟信号，本例中其频率为1024Hz； mode： 功能控制信号；为0：计时功能； 为1：闹钟功能； 为2：手动校时功能； turn： 接按键，在手动校时功能时，选择是调整小时，还是分钟； 若长时间按住该键，还可使秒信号清零，用于精确调时； change： 接按键，手动调整时，每按一次，计数器加1； 如果长按，则连
<happy> 在 2025-02-13 上传 | 大小：480kb | 下载：0

[VHDL编程] spi

说明：Altera Cyclone SPI-slave vhdl module
<xornonop> 在 2025-02-13 上传 | 大小：480kb | 下载：0

[VHDL编程] elecfans.com-

说明：FPGA很有价值的27实例.rar 包括 LED控制VHDL程序与仿真 2004.8修改.doc-vhdl example
<徐鹏支> 在 2025-02-13 上传 | 大小：480kb | 下载：0

[VHDL编程] DDC

说明：数字下变频的FPGA实现方法，十分容易理解，初学者很容易掌握，很好的学习资料-Digital down conversion FPGA implementation method is very easy to understand, beginners can easily master
<陈锦宇> 在 2025-02-13 上传 | 大小：480kb | 下载：0

[VHDL编程] zhangxing

说明：利用vhdl语言设计的数字钟,能进行正常的时、分、秒计时功能，分别由6个数码管显示24h、60min、60s-Digital alarm clock, clock and alarm functions
<张迪> 在 2025-02-13 上传 | 大小：480kb | 下载：0

[VHDL编程] f_p_changed_wave

说明：频率相位均可调的数字信号发生器。开发环境：QuartusII8.0-Digital signal generator frequency and phase can be adjusted. Development Environment: QuartusII8.0
<赵东方> 在 2025-02-13 上传 | 大小：480kb | 下载：0

[VHDL编程] vgachar

说明：基于verilog的VGA字符显示，肯定好使-The VGA display characters based on verilog, so that certainly
<gaopeng> 在 2025-02-13 上传 | 大小：480kb | 下载：0

[VHDL编程] FSM

说明：FSM source –Next state calculation –Output calculation –State transition
<choi> 在 2025-02-13 上传 | 大小：480kb | 下载：0

[VHDL编程] shiyan_1

说明：这是一个VHDL的程序，计数器程序实现输入输出从1到8的记数，完成这样的一个功能。-This is a VHDL program, program counter input and output from count 1 to 8, to complete such a feature.
<方成全> 在 2025-02-13 上传 | 大小：480kb | 下载：0

[VHDL编程] SPI_Wr_Rd

说明：基于xilinx FPGA的SPI通信协议实现-Xilinx FPGA-based SPI communication protocol
<王建> 在 2025-02-13 上传 | 大小：480kb | 下载：0