资源列表

« 1 2 ... .56 .57 .58 .59 .60 2861.62 .63 .64 .65 .66 ... 4311 »

[VHDL编程PCB(Cadence)

说明: * DEscr iptION: DDS design BY PLD DEVICES. * * AUTHOR: Sun Yu * * HISTORY: 12/06/2002 *-* DEscr iptION : DDS BY PLD design Online.** AUTHOR : Sun Yu** HISTORY : 12/06/2002*
<魏杰> 在 2025-02-14 上传 | 大小:457kb | 下载:0

[VHDL编程PCIinterfacesourceandtestbenchbasedonFPGA

说明:基于FPGA的PCI接口源代码及Testbenc-FPGA-based PCI interface source code and Testbenc
<hulin> 在 2025-02-14 上传 | 大小:457kb | 下载:0

[VHDL编程Xinlinx_footprint

说明:FPGA的部分封装图,可以为大家省下不少功夫。-FPGA part of package plans, we can save everyone a lot of kung fu.
<raowei> 在 2025-02-14 上传 | 大小:457kb | 下载:0

[VHDL编程FPGAbasedPCIinterfacedesignanditssimulation

说明:基于FPGA的PCI接口设计的源代码以及其仿真测试文件-FPGA-based PCI interface design of the source code and its simulation test file
<sophie> 在 2025-02-14 上传 | 大小:457kb | 下载:0

[VHDL编程VHDL_introduction

说明:VHDL programming,more abstract and more practical.
<liulinzhong> 在 2025-02-14 上传 | 大小:457kb | 下载:0

[VHDL编程AHB

说明:AMBA片内总线结构的设计,给需要的人啊。-AMBA on-chip bus architecture is designed to need ah.
<陈锴> 在 2025-02-14 上传 | 大小:456kb | 下载:0

[VHDL编程serial_port

说明:好 大家可以下载看看 对学习很有帮助的 一个好的程序 也可以互相交流-very good
<开降龙> 在 2025-02-14 上传 | 大小:456kb | 下载:0

[VHDL编程Verilog-Hardware-description

说明:本文的初衷是为了使已经对Verilog HDL有过初步了解的读者,能够进一步了解Verilog HDL与综合后的硬件之间的映射关系,从而改善代码风格,写出高效可综合的代码。-The original intention of this article to make readers already have a preliminary understanding of the Verilog HDL, and be able to le
<> 在 2025-02-14 上传 | 大小:456kb | 下载:0

[VHDL编程xapp635

说明:FPGA与 TS20x LINK接口通讯实现源码-FPGA to achieve with TS20x LINK interface communication source
<tubaba> 在 2025-02-14 上传 | 大小:456kb | 下载:0

[VHDL编程zzq

说明:基于verilog实现VGA乒乓球游戏,实现VGA显示三维的乒乓球台,-Verilog oingoangball
<jaw> 在 2025-02-14 上传 | 大小:456kb | 下载:0

[VHDL编程FPGA_JOW74160

说明:本设计使用了74160期间设计数字钟,并对该设计进行波形仿真,使用QUARTUS ii 设计软件,对于用单元逻辑器件设计数字钟有帮助-This design uses 74160 period design digital clock, and the design of waveform simulation, the use of II QUARTUS design software, the design of the digit
<li> 在 2025-02-14 上传 | 大小:456kb | 下载:0

[VHDL编程clock_test

说明:采用verilog语言,运行在FPGA上的时钟程序,包括小时、分钟、秒,进行计时(Clock programs, including hours, minutes, seconds)
<JJJim> 在 2025-02-14 上传 | 大小:456kb | 下载:0
« 1 2 ... .56 .57 .58 .59 .60 2861.62 .63 .64 .65 .66 ... 4311 »

源码中国 www.ymcn.org