资源列表
[VHDL编程] std_cf_1c20
说明:Altera公司开发板1c20 CF卡通用例程(初始化、读、写、测试等)-Altera Corporation development board 1c20 CF cartoon with routines (initialization, reading, writing, testing, etc.)<楚光> 在 2025-03-04 上传 | 大小:312kb | 下载:0
[VHDL编程] altera_up_avalon_sd_card_interface_91
说明:修改后的Altera大学计划IP Core,可用于QII9.1及9.1SP1-Revised Altera University Program IP Core, can be used for QII9.1 and 9.1SP1<Royal Wang> 在 2025-03-04 上传 | 大小:312kb | 下载:0
[VHDL编程] lab_manual_tutorial
说明:用赛灵思ISE9.2和Spartan-3E设计的四位计数器-4- Bit Counter with Xilinx ISE 9.2 and Spartan 3E<飞飞三号> 在 2025-03-04 上传 | 大小:312kb | 下载:0
[VHDL编程] Quartus_6.0_LCD
说明:quartus编译过的LCD显示模块,有助于学习-quartus compiled LCD display module, will help learn<xiaoliang> 在 2025-03-04 上传 | 大小:312kb | 下载:0
[VHDL编程] socdesignandtest
说明: SoC是系统级集成,将构成一个系统的软/硬件集成在一个单一的IC芯片里,它一般包含片上总线、MPU核、SDRAM/DRAM、FLASH ROM、DSP、A/D、D/A、RTOS内核、网络协议栈、嵌入式实时应用程序等模块,同时,它也具有外部接口,如外部总线接口和I/O端口。通常,SoC中包含的一些模块是经过预先设计的系统宏单元部件(Macrocell)或核(Cores) ,或者例程(Routines),称为IP模块,这些模块都是可配置的<yyj> 在 2025-03-04 上传 | 大小:312kb | 下载:0
[VHDL编程] Verilog_hw_problem2
说明:this is a verilog program for a moore machine<jacob> 在 2025-03-04 上传 | 大小:312kb | 下载:0
[VHDL编程] Parallel-Cable-IV-Guide
说明:parallel cable 4 datasheet<dumbmage> 在 2025-03-04 上传 | 大小:312kb | 下载:0
[VHDL编程] FPGA--multi_clock-system-design
说明:中国科学技术学电子系教授授课基于FPGA的多时钟系统设计,值得一看。-China University of Science and technology multi_clock system design<ye> 在 2025-03-04 上传 | 大小:312kb | 下载:0
[VHDL编程] lcd12864_test
说明:fpga lcd12864测试程序,能够点亮和运行简单的液晶屏-fpga lcd12864 test program to light up and run a simple LCD screen<sim> 在 2025-03-04 上传 | 大小:312kb | 下载:0