资源列表
[VHDL编程] verilog9999
说明:Verilog 实现9999计数,内有分频模块,计数模块,译码,动态显示扫描等,用数码显示,-Verilog achieve the 9999 count, which took part in the frequency module, counting module, decoding, dynamic display scanning with digital display,<ouyang> 在 2025-03-04 上传 | 大小:306kb | 下载:0
[VHDL编程] control_dot_display
说明:点阵显示的vhdl程序,是一个学员实验用的程序-Dot-matrix display VHDL procedure is a procedure used in the experiment participants<文工且> 在 2025-03-04 上传 | 大小:306kb | 下载:0
[VHDL编程] FPGA_HS2812_12864
说明:开发板源码FPGA DSP2812,适合二次开发和学习-FPGA DSP2812<郑渊博> 在 2025-03-04 上传 | 大小:305kb | 下载:0
[VHDL编程] UART
说明:本论文使用Verilog HDL 语言描述硬件功能,利用QuartusII 5.0在 FPGA 芯片上的综合描述,采用模块化设计方法设计UART(通用异步收发器)的各个模块。-The paper using Verilog HDL language to describe hardware features, the use of the FPGA chip QuartusII 5.0 comprehensive descr iptio<wangjianyuan> 在 2025-03-04 上传 | 大小:305kb | 下载:0
[VHDL编程] p_in_s_out
说明:并入串出寄存器设计 datain[7..0] 是八位数据输入端,并行输入; clk 脉冲输入端,数据的移位靠该引脚触发; load 是读入数据控制端; dataout 一位数据的输出端。 -String into a register Design datain [7 .. 0] is the eight-bit data<吴胜兵> 在 2025-03-04 上传 | 大小:305kb | 下载:0
[VHDL编程] traffic_C4_6
说明:this a traffic light controller programme. the code is wirted by verilog hdl. -this is a traffic light controller programme. the code is wirted by verilog hdl.<Waldo> 在 2025-03-04 上传 | 大小:305kb | 下载:0
[VHDL编程] uartverilog
说明:该文档为特权同学EMP240开发板上面的串口通信源码和相关资料-The documentation for the privileged students EMP240 development board the serial communication source code and related information<张威> 在 2025-03-04 上传 | 大小:305kb | 下载:0
[VHDL编程] adc0809_state
说明:利用FPGA驱动DAC0832进行数据采样-Use FPGA drives DAC0832 sampling data<林迷糊> 在 2025-03-04 上传 | 大小:305kb | 下载:0