[VHDL编程] crc_32_16

说明：crc校验功能，用硬件语言实现，vhdl或者verilog实现。逻辑功能。-crc check function, hardware language, verilog or vhdl achieve. Logic function.
<likj> 在 2025-03-06 上传 | 大小：290kb | 下载：0

[VHDL编程] snake

说明：利用VHDL语言编写的一个蛇形的程序，调试成功能够实现。可以在quarters ii 上运行，欢迎大家使用-VHDL language using a snake-like procedures, debugging success can be realized. Quarters ii can run on, welcome to use
<0508140110> 在 2025-03-06 上传 | 大小：290kb | 下载：0

[VHDL编程] ActelFPGA_IDE_ApplicationNote

说明：IDE 硬盘具有容量大、速度快、成本低的特点，因此被广泛应用于各种工业控制、消费、 通信、 安防等场合， 而 IDE 控制器解决方案成为了大家所关注的焦点， 由于基于 MCU的 IDE 控制器速度低、成本高、不够灵活等缺点使得应用越来越少，更多的用户倾向于使用 FPGA 来提供更完美的解决方案。本方案采用 Actel Flash 架构的 FPGA 来实现 IDE 的控制器，具 有单芯片、高性能、低成本等特点，满足客户各种
<zxx359654879> 在 2025-03-06 上传 | 大小：290kb | 下载：0

[VHDL编程] fenpin

说明：18实验十八时钟分频1秒fpga的例子，代码分析很具体-18 experiments eighteen clock divider fpga example of one second
<邹耀飞> 在 2025-03-06 上传 | 大小：289kb | 下载：0

[VHDL编程] lookahead-adder

说明：Quartus环境下的超前进位加法器的编写代码，适合初学数字逻辑设计的学习-Lookahead adder in Quartus
<陈轶博> 在 2025-03-06 上传 | 大小：289kb | 下载：0

[VHDL编程] div

说明：FPGA VHDL实现 时钟分频一秒 fpga-The FPGA VHDL clocks divide one second
<李冰> 在 2025-03-06 上传 | 大小：289kb | 下载：0

[VHDL编程] S2_counter

说明：用verilog HDL语言编制的计数器，并且可以在开发板上以灯亮灭体现功能，Xilinx的Spartan6系列芯片。-Counter with verilog HDL language preparation, and the development board to be light reflected off function, Xilinx' s Spartan6 series chips.
<Shixuan Gou> 在 2025-03-06 上传 | 大小：289kb | 下载：0

[VHDL编程] spi_ipcore

说明：比较实用的SPI Verilog 编程，里面有仿真时序和源代码，简单改一改可直接，支持SPI双模式。-More practical SPI Verilog programming, which has simulation timing and source code, simple and can be directly altered, supports SPI dual mode.
<田勇> 在 2025-03-06 上传 | 大小：289kb | 下载：0

[VHDL编程] Display

说明：CPLD按键消抖控制,数码管显示。已调试通过。可直接使用-CPLD key consumer shake control, digital tube display. Debug through. Can be used directly
<将成> 在 2025-03-06 上传 | 大小：289kb | 下载：0

[VHDL编程] ISE_lab5

说明：七段数码管的VHDL源代码 适合本科生学习使用-Seven segments of the VHDL source code for undergraduate learning to use
<岳宇博> 在 2025-03-06 上传 | 大小：289kb | 下载：0

[VHDL编程] 20161203_hh

说明：MD5认证部分的第三轮中包含H函数的一次操作的FPGA实现源代码，采用Verilog，在Quartus II上综合-FPGA third round included H functions in one operation MD5 authentication component implementation source code, using Verilog, synthesis in Quartus II
<柳广兴> 在 2025-03-06 上传 | 大小：289kb | 下载：0

[VHDL编程] CRC16

说明：CRC循环冗余校验码的执行与描述，以及实现CRC计算(CRC cyclic redundancy check code execution and descr iption)
<huangyichen> 在 2025-03-06 上传 | 大小：289kb | 下载：0