资源列表

« 1 2 ... .93 .94 .95 .96 .97 2498.99 .00 .01 .02 .03 ... 4311 »

[VHDL编程DE2_115_CAMERA

说明:d5m的DE2驱动Verilog HDL -d5m driven on DE2 by Verilog HDL
<阿凡提> 在 2025-03-09 上传 | 大小:280kb | 下载:0

[VHDL编程watch

说明:QuartusII 应用vhdl语言,实现秒表的设计,有暂停键,清零键等功能-QuartusII vhdl language, stopwatch design, Pause, cleared key functions
<张晓瑞> 在 2025-03-09 上传 | 大小:280kb | 下载:0

[VHDL编程freq

说明:在Quartus下VHDL编写的一个频率测试模块,自动转换为十进制数字输出到数码管上。-A frequency test modules written in VHDL in Quartus under are automatically converted to the decimal number is output to the digital tube.
<voldemortqq> 在 2025-03-09 上传 | 大小:280kb | 下载:0

[VHDL编程UART-RS232

说明:用verilog语言描述了uart串口通信实验-Verilog language descr iption of the uart serial communication experiment
<liu> 在 2025-03-09 上传 | 大小:280kb | 下载:0

[VHDL编程DECODER7

说明:基于FPGA的BCD/七段译码器的设计,QuartusII编译通过,采用VHDL语言编写。-Based on FPGA BCD/these seven decoder design, QuartusII compile, USES the VHDL language.
<左云华> 在 2025-03-09 上传 | 大小:280kb | 下载:0

[VHDL编程07.PmodTMP

说明:一款温度转换芯片的状态机 xilinx fpga-A temperature conversion chip state machine xilinx fpga
<李东方> 在 2025-03-09 上传 | 大小:280kb | 下载:0

[VHDL编程Verilog135example

说明:Verilog的135个经典设计实例及代码-failed to translate
<LD> 在 2025-03-09 上传 | 大小:280kb | 下载:0

[VHDL编程wishbone-flash-

说明:wishbone总线的Flash闪存接口设计的相关资料-relevant information wishbone bus Flash memory interface design
<浩慧> 在 2025-03-09 上传 | 大小:280kb | 下载:0

[VHDL编程Xilinx_DDR

说明:本文档对ISE开发环境利用MIG调用DDR2 IP CORE进行了进行了详细的介绍,对初学者很有帮助。其中FPGA芯片为Xilinx公司SP6 FPGA, DDR2 内存为Micron 公司的一款 R2 MT47H128M8 芯片。-This document calls ISE development environment using MIG DDR2 IP CORE conducted a detailed descr iptio
<刘明> 在 2025-03-09 上传 | 大小:280kb | 下载:0

[VHDL编程shumaguan

说明:七段数码管驱动,在DE2开发板上通过拨动开关输入数字,在数码管中显示-Seven-segment LED driver, the DE2 board to enter numbers by toggle switch in the digital tube display
<李西平> 在 2025-03-09 上传 | 大小:280kb | 下载:0

[VHDL编程dice

说明:This zip file is a complete project which designed a virtual dice randomly. Besides, the random math using 8 registers to give a input to the control.
<zhangyi wang> 在 2025-03-09 上传 | 大小:280kb | 下载:0

[VHDL编程test6

说明:本实验就是利用实验系统中的按键开关模块和 LED 模块以及数码管模块来实现一个简单的七人表决器的功能。按键开关模块中的键 1~键 7 表示七个人,当按键开关输入为‘ 1’时,表示对应的人投同意票,否则当按键开关输入为‘ 0’ 时,表示对应的人投反对票; LED 模块中 D1 表示七人表决的结果,当 LED1 点亮时,表示此行为通过表决;否则当 LED1 熄灭时,表示此行为未通过表决。同时通过的票数在数码管上显示出来-This exp
<小方> 在 2025-03-09 上传 | 大小:280kb | 下载:0
« 1 2 ... .93 .94 .95 .96 .97 2498.99 .00 .01 .02 .03 ... 4311 »

源码中国 www.ymcn.org