资源列表
[VHDL编程] fourbitincrement
说明:用VHDL编译的源代码,4bit加一器,输入一个4位二进制数自动加一,解压后直接用Quartus打开project即可-Compiled with VHDL source code, 4bit-plus-one, and enter a 4-bit binary number plus one automatically, after extracting the direct use of Quartus can open the p<xie> 在 2025-03-14 上传 | 大小:243kb | 下载:0
[VHDL编程] mcpu_1.06b
说明:MCPU is a minimal cpu aimed to fit into a 32 Macrocell CPLD - one of the smallest available programmable logic devices. While this CPU is not powerful enough for real world applications it has proven itself as a valuable<eldis> 在 2025-03-14 上传 | 大小:243kb | 下载:0
[VHDL编程] s3e_starter_gerbers
说明:Xilinx3E starter kit gerbers<JayR> 在 2025-03-14 上传 | 大小:243kb | 下载:0
[VHDL编程] dianzhenxianshihanzi
说明:点阵显示汉字,在CPLD实验板上通过验证-Dot matrix display Chinese characters in the CPLD experiment board validation<wanghong> 在 2025-03-14 上传 | 大小:243kb | 下载:0
[VHDL编程] Adder_2bit
说明:Adder_2bit ,带进位处理的2位加法器 此实验中,实现了2bit宽度的加法运算,并带进位处理。加数与被加数分别以SW[3..2]和SW[1..0]来表示,加法的结果用数码管静态地显示出来。-Adder_2bit, with carry handle 2-bit adder this experiment, the realization of the addition operation 2bit width, and bi<王晨> 在 2025-03-14 上传 | 大小:243kb | 下载:0