[VHDL编程] CPLD

说明：汽车四轮定位CCD驱动CPLD源代码，支持toshiba tcd1209d-Four-wheel drive car CCD positioning CPLD source code, support for toshiba tcd1209d
<徐磊> 在 2025-04-06 上传 | 大小：196kb | 下载：0

[VHDL编程] 009

说明：给大家上传一本非常好的关于verilog-hdl的电子书，实用，易懂，易学。此为第九章---结构建模-Give us a very good upload on verilog-hdl of e-books, practical, easy-to-understand, easy to learn. This is Chapter IX--- Structural Modeling
<徐振华> 在 2025-04-06 上传 | 大小：196kb | 下载：0

[VHDL编程] VHDL_TIMERCHIP_Design

说明：基于VHDL的定时计数芯片的设计 通过模块化，状态图设计实现定时芯片-VHDL-based timing count chip design through modular, state diagram design timing chip
<郭鑫俊> 在 2025-04-06 上传 | 大小：196kb | 下载：0

[VHDL编程] 1253

说明：基于VHDL语言的出租车计费系统设计，在muxplus上开发实现。实现基本的出租车记费器开发-Based on the VHDL language taxi billing system design, developed in muxplus realize. Realize the basic entry fee taxi Developer
<空军> 在 2025-04-06 上传 | 大小：196kb | 下载：0

[VHDL编程] serial-configuration-device(epcs1-epcs4)

说明：在FPGA 开发过程中会遇到配制芯片选择的问题,这里介绍的串行配置器件,成本低,性能高-In the FPGA development process will encounter the problem of choice of the preparation of chips, where introduction of serial configuration devices, low cost, high-performance
<sun huaiming> 在 2025-04-06 上传 | 大小：196kb | 下载：0

[VHDL编程] shijinzhi

说明：利用FPGA做出十进制加减法！带有进位借位显示-FPGA to make use of the decimal addition and subtraction! By a binary digital display
<长飞> 在 2025-04-06 上传 | 大小：196kb | 下载：0

[VHDL编程] 009

说明：这是初学者学习verilog硬件描述语言很好的资料，第9章 study verilog-study verilog
<ray> 在 2025-04-06 上传 | 大小：196kb | 下载：0

[VHDL编程] synthesisofVHDL

说明：这是一篇关于VHDL描述语言是否能被综合的一片比较详细的总结，适合初学者使用-synthesis of VHDL
<liujunfang> 在 2025-04-06 上传 | 大小：196kb | 下载：0

[VHDL编程] SHFRT4_1

说明：四位串入并出移位寄存器,实现串并转换,已通过时序验证-Four series in and out of shift register, to achieve string and conversion, has passed the timing verification
<寒星> 在 2025-04-06 上传 | 大小：196kb | 下载：0

[VHDL编程] 05_key_test

说明：黑金FPGA开发板，按键实验的代码，入门教程。-FPGA development board black gold, the key test code, introductory tutorial.
<FPGA> 在 2025-04-06 上传 | 大小：195kb | 下载：0

[VHDL编程] apbtoaes128_latest.tar

说明：AES加密算法verilog代码实现，基于APB总线接口数字IP，包含详细的testbench-AES encryption algorithm verilog code, based on the APB bus interface digital IP, contains a detailed testbench
<lv> 在 2025-04-06 上传 | 大小：195kb | 下载：0

[VHDL编程] shuzizhong

说明：基于vhdl语言的多功能数字钟设计，硬件调试成功(Design of multi-function digital clock based on vhdl)
<lin林 > 在 2025-04-06 上传 | 大小：195kb | 下载：0