[VHDL编程] fpga64_027

说明：VHDL source codes of the FPGA64, a fpga implementation of the C64 computer. Version for the c-one fpga board.
<lihard> 在 2025-04-18 上传 | 大小：184kb | 下载：0

[VHDL编程] altera_up_flash_memory

说明：Altera公司大学计划中公布的基于VHDL的通用flash的IP核！-Altera' s University Program announced in the flash-based VHDL generic IP core!
<兔子> 在 2025-04-18 上传 | 大小：184kb | 下载：0

[VHDL编程] Multiplier_Solution

说明：this implemented multilplier in vhdl.this source code is useful for computer student and hardware engineering.-this is implemented multilplier in vhdl.this source code is useful for computer student and hardware engineer
<Mohammad> 在 2025-04-18 上传 | 大小：184kb | 下载：0

[VHDL编程] trunk-hdlc

说明：高级链路层协议的实现，vhdl，fpga-- 8 bit parallel backend interface - use external RX and TX clocks - Start and end of fr a me pattern generation - Start and end of fr a me pattern checking - Idle pattern generation and
<> 在 2025-04-18 上传 | 大小：184kb | 下载：0

[VHDL编程] moore

说明：mooor状态机的VHDL程序，代码，状态机，关键是分析各个状态之间的切换-mooor zhuangtaiji zhuagtaiji guanjianshi gege zhuangtai zhijian de qiehuan
<asd> 在 2025-04-18 上传 | 大小：184kb | 下载：0

[VHDL编程] verilog

说明：我用过的verilog大量历程，适合初学者，-verilog lot of history, suitable for beginners
<madongxue> 在 2025-04-18 上传 | 大小：184kb | 下载：0

[VHDL编程] 93317478verilog.HDL.examples

说明：hdl代码的相关应用，里面还附有相关实例和介绍说明 -hdl code related applications, which also introduced with examples and instructions related
<文石> 在 2025-04-18 上传 | 大小：184kb | 下载：0

[VHDL编程] FPGA_diaodianbaocunchegnxu

说明：FPGA掉电保存程序，用于fpga掉电后如何让程序保存-FPGA power-down save the program for fpga power-down procedures for how to save after
<wjz> 在 2025-04-18 上传 | 大小：184kb | 下载：0

[VHDL编程] caideng_dandian

说明：彩灯控制电路，单点移动模式，一个点在8个发光二极管上来回的亮。-Lights control circuit, single-point move mode, a point in eight bright LEDs on the back and forth.
<沈佳伟> 在 2025-04-18 上传 | 大小：184kb | 下载：0

[VHDL编程] aes_pipe_latest.tar

说明：implementation of AES encryption algorithm in vhdl/verilog
<cooldude> 在 2025-04-18 上传 | 大小：184kb | 下载：0

[VHDL编程] 93317478verilog.HDL.examples

说明：FIFO,加法器，乘法器的VERILOG语言-fifo
<frinq110> 在 2025-04-18 上传 | 大小：184kb | 下载：0

[VHDL编程] adder

说明：一位全加器,使用绘图方式,将2个半加器制成符号,供全加器调用,组合成全加器,方法简单易行,通过验证.-A full adder, using the drawing method will be made of two half adder symbol calls for the full adder, adder combination of sake, the method is simple and verified.
<寒星> 在 2025-04-18 上传 | 大小：184kb | 下载：0