[VHDL编程] lockvhdl

说明：Ve一个简单的数字电子密码锁，密码为4 位。 功能 密码输入：每按下一个键，要求在数码管上显示，并依次左移； 密码清除：清除密码输入，并将输入置为”0000”；密码修改：将当前输入设为新的密码；上锁和开锁.-Ve a simple digital electronic locks, passwords for four. Function password: press a key for each request in the d
<刘翔居> 在 2025-04-29 上传 | 大小：151kb | 下载：0

[VHDL编程] UART

说明：verilog设计的UART事例，适合于初学者-Verilog UART design examples, suitable for beginners
<张扬> 在 2025-04-29 上传 | 大小：151kb | 下载：0

[VHDL编程] lock

说明：功能： 1、 密码输入：每按下一个键，要求在数码管上显示，并依次左移； 2、密码清除：清除密码输入，并将输入置为”0000”； 3、密码修改：将当前输入设为新的密码； 4、上锁和开锁。-Features: 1, enter the password: press a key for each request in the digital tube display, and turn left 2, password c
<谢柳> 在 2025-04-29 上传 | 大小：151kb | 下载：0

[VHDL编程] ram_2561

说明：这是我自己写的一个小小的VERILOG程序，关于创建一个256个数。-This is what I wrote it myself a little VERILOG procedures, on the creation of a 256 number.
<许健> 在 2025-04-29 上传 | 大小：151kb | 下载：0

[VHDL编程] VHDL-topics-Electronic-locks

说明：VHDL密码锁设计专题，学习使用VHDL设计密码锁-VHDL design of the password lock feature and learning to use the VHDL design code lock
<蔡宇佳> 在 2025-04-29 上传 | 大小：151kb | 下载：0

[VHDL编程] lab1

说明：system generator/simulink 应用开发实例，User Starting
<troy> 在 2025-04-29 上传 | 大小：151kb | 下载：0

[VHDL编程] 255

说明：全数字锁相环的Verilog源代码，经过仿真调试-All-digital PLL Verilog source code, through the simulation to debug
<张文> 在 2025-04-29 上传 | 大小：151kb | 下载：0

[VHDL编程] Floating-Point-Adder

说明：浮点数加法器IP核的vhd设计。浮点数加法运算是运输中使用最高的运算，结合vhdl和EPGA可编程技术，完成具有5线级流水线结构、符合IEEE 754浮点标准、可参数化为单、双精度的浮点数加法器。-Floating point adder design IP core vhd. Floating-point addition operation is used in most transport operations, combined
<凌音> 在 2025-04-29 上传 | 大小：151kb | 下载：0

[VHDL编程] decoder38

说明：这是个译码器的文件，里面的程序是VERILOG语言编写的，很适合初学者使用-This is a file decoder, which the program is written in VERILOG, it is suitable for beginners
<maohuhua> 在 2025-04-29 上传 | 大小：151kb | 下载：0

[VHDL编程] cadence-datasheet

说明：SynTest-Cadence : One-Pass DFT and Synthesis Solution for ASICs
<firas> 在 2025-04-29 上传 | 大小：151kb | 下载：0

[VHDL编程] verilog_ams

说明：VERILOG ANALOG MIXED SIGNAL MODELING TUTORIAL
<vijayaragavan> 在 2025-04-29 上传 | 大小：151kb | 下载：0

[VHDL编程] modelsim_crack

说明：ModelSim破解文件，本人实验通过（6.2K），没有问题,可以使用,内含使用说明-modelsim crack file
<xibiren> 在 2025-04-29 上传 | 大小：151kb | 下载：0