[VHDL编程] EX11

说明：这是一个用Verilog语言编写的一组程序，主要是熟悉开发板的应用，以及verilog语言-This is a Verilog language with a set of procedures, mainly familiar with the application development board, and the verilog language
<wanglixia> 在 2025-04-30 上传 | 大小：144kb | 下载：0

[VHDL编程] Simulink-to-VHDL-Route

说明：This paper presents the way of speeding up the route from the oretical design with Simulink/Matlab, via behavioral simulation in fixed-point arithmetic to the implementation on either FPGA or custom silicon. This h
<jack> 在 2025-04-30 上传 | 大小：144kb | 下载：0

[VHDL编程] DE2_CCD_PIP

说明：de2,altera fpga开发板，自带的源码，ccd_pip-de2, altera fpga development board, comes with source code, ccd_pip
<李华伟> 在 2025-04-30 上传 | 大小：144kb | 下载：0

[VHDL编程] -FPGA-digital-processor

说明：基于FPGA的数字视频信号处理器设计，用与出路各种不同数字信号-The digital video signal based on FPGA, with processor design way out various digital signals
<舍得> 在 2025-04-30 上传 | 大小：144kb | 下载：0

[VHDL编程] 3813412-Matlab-Simulink-Simulink-Matlab-to-Vhdl.r

说明：Simulink/Matlab-to-VHDL Route for Full-Custom/FPGA Rapid Prototyping of DSP Algorithms
<T. H. Sutikno> 在 2025-04-30 上传 | 大小：144kb | 下载：0

[VHDL编程] Counter60sec

说明：VHDL语言编写的一个六十进制计数器(用于秒)，一个脉冲输入引脚，一个复位引脚，8个BCD码输出引脚，一个进位输出引脚。与我的其它8个模块配套构成一个数字钟。 -A 60 binary counter（for second） programmed with VHDL language.A pulse input, a reset input, eight BCD code output. It is one of my total
<chzhsen> 在 2025-04-30 上传 | 大小：144kb | 下载：0

[VHDL编程] VHDL_divider

说明：基于VHDL的数控分频器设计及应用.基于VHDL的数控分频器设计，整个过程简单、快捷、可移植性强-VHDL-based design and application of NC divider
<moke> 在 2025-04-30 上传 | 大小：144kb | 下载：0

[VHDL编程] NXPCAN

说明：都是介绍CAN总线的资料，费了好大劲搞到的，很不错，大家可以分享下-CAN bus data are introduced, and with great enthusiasm got, very good, we can share with
<peter> 在 2025-04-30 上传 | 大小：144kb | 下载：0

[VHDL编程] VHDL

说明：Introduction to VHDL
<Ali> 在 2025-04-30 上传 | 大小：144kb | 下载：0

[VHDL编程] cnt10b

说明：一个简单的交通灯程序，实现双向十字交叉路口的交通管理-A simple traffic light program, two-way cross intersection traffic management
<沈杰> 在 2025-04-30 上传 | 大小：144kb | 下载：0

[VHDL编程] ESR

说明：ESR meter for capacitors
<cutf> 在 2025-04-30 上传 | 大小：144kb | 下载：0

[VHDL编程] iNEMO-UART-Output

说明：意法半导体的惯性传感器套件iNEMO通过串口数据数据的固件，通过J-LINK下载至开发板-iNEMO Toolkit firmwire by ST Ltd. (Data output from UART)
<刘艺> 在 2025-04-30 上传 | 大小：144kb | 下载：0