[VHDL编程] 11912890arith_lib_cadence

说明：VHDL中的一些常用功能块，源码，以及一些常用库，好多好多的。-VHDL some of the common functional blocks, source code, as well as some common libraries, many many of the.
<Lzhou> 在 2025-04-06 上传 | 大小：81kb | 下载：0

[VHDL编程] vhdl-pdelay

说明：programmable delay register (16-bit) in VHDL source code
<bfuclin> 在 2025-04-06 上传 | 大小：81kb | 下载：0

[VHDL编程] PS2_keyboard

说明：implement a PS/2 keyboard host controller by using verilog HDL.
<chalis> 在 2025-04-06 上传 | 大小：81kb | 下载：0

[VHDL编程] BEE

说明：蜂鸣器实验verilog代码，我已经调试好。希望供大家学习使用。-Verilog HDL experiment code for bee. Debug it right.
<xiaowang> 在 2025-04-06 上传 | 大小：81kb | 下载：0

[VHDL编程] rtl

说明：这是一个在FPGA开发板上已经测试通过的程序，是关于跑马灯的程序，对初学者很有用。-This is an FPGA development board has been tested through the process, is on the marquees of the program, useful for beginners.
<陆景鹏> 在 2025-04-06 上传 | 大小：81kb | 下载：0

[VHDL编程] lunwen

说明：spi协议简介及简单的spi接口的描述和基于CoolRunner CPLD 的SPI设计结构-Introduction and simple protocol spi spi interface descr iption of the SPI CoolRunner CPLD-based design structure
<yangshisong> 在 2025-04-06 上传 | 大小：81kb | 下载：0

[VHDL编程] TMS320VC5402_CPLD

说明：明伟 5402 DSP 开发板的CPLD源代码-Mingwei 5402 DSP development board CPLD source code
<wujb> 在 2025-04-06 上传 | 大小：81kb | 下载：0

[VHDL编程] slave-fifo

说明：C77C68013 SLAVE FIFO buclk 源码！-C77C68013 SLAVE FIFO buclk source.
<tangjinyuan> 在 2025-04-06 上传 | 大小：81kb | 下载：0

[VHDL编程] GPS.RAR

说明：本工程包含了一个GPS接收机的基带处理模块，包括信号捕获和跟踪、电文解调等-The project includes a GPS receiver baseband processing modules, including signal acquisition and tracking, message demodulation
<chenqiang> 在 2025-04-06 上传 | 大小：81kb | 下载：1

[VHDL编程] ep2c35_4_9_motor

说明：FPGA的电机控制程序，可对电机进行PWM的控制-it is writen by VHDL,the program generate PWMs to control the motor
<Nevin Young> 在 2025-04-06 上传 | 大小：81kb | 下载：0

[VHDL编程] add2

说明：Distributed Programming in CORBA adder parallel
<falcon> 在 2025-04-06 上传 | 大小：81kb | 下载：0

[VHDL编程] shuziluoji

说明：VHDL课程设计 数字密码锁 设计一个简易的密码锁电路，该锁应在受到3位与规定码相符的十进制数码时打开，使相应指示灯亮；若收到于规定代码不符或者开锁程序有误，表示错误的指示灯亮。-VHDL design course design a digital lock easy lock circuit, the lock should be subject to three decimal consistent with the provis
<sofia> 在 2025-04-06 上传 | 大小：81kb | 下载：0