[VHDL编程] COMPARATOR

说明：本程序使用vhdl语言编写，能够在ALTERA CPLD-EPM3128A平台上模拟出一个比较器。-This program written in vhdl language, a simulation of ALTERA CPLD-EPM3128A platform.
<cheng guanghui> 在 2025-04-04 上传 | 大小：79kb | 下载：0

[VHDL编程] ddr_sdr_latest[1].tar

说明：ddr sdram 控制器的接口，为工业标准化存储设备提供简单的接口-The DDR SDRAM Controller provides the user with a simplified interface to industry standard memory devices. Using this controller makes accesses to DDR SDRAM devices as simple
<hxr> 在 2025-04-04 上传 | 大小：79kb | 下载：0

[VHDL编程] Two-ways-of-the-pins-of-Quartus-II

说明：在Quartus II中分配管脚的两种常用方法.doc 很实用-Two ways of the pins of Quartus II
<三木> 在 2025-04-04 上传 | 大小：79kb | 下载：0

[VHDL编程] verilog7

说明：Learning Verilog Chinese Version Part 7
<VIJAY> 在 2025-04-04 上传 | 大小：79kb | 下载：0

[VHDL编程] digitherno-LCD

说明：digitherno LCD su dung 89C51
<hao> 在 2025-04-04 上传 | 大小：79kb | 下载：0

[VHDL编程] 2

说明：opnet modeler 仿真中的passive queue pc_fifo实例-opnet modeler passive queue pc_fifo
<猪猪> 在 2025-04-04 上传 | 大小：79kb | 下载：0

[VHDL编程] Software_matrix

说明：文档里列写了赛灵思的开发软件ISE的web版本所支持的功能-this document tell you that ISE (xilinx inc)web edition s function support
<蔡德胜> 在 2025-04-04 上传 | 大小：79kb | 下载：0

[VHDL编程] src_adc

说明：AD采集与DDC、FIRD等滤波vhdl程序，adc为lvds接口-The AD acquisition, DDC, FIRD etc. filtering procedures, adc lvds interface
<ww> 在 2025-04-04 上传 | 大小：79kb | 下载：0

[VHDL编程] Lab07

说明：LabVIEW FPGA Implementation of Convolution
<a800005217> 在 2025-04-04 上传 | 大小：79kb | 下载：0

[VHDL编程] AESzuihou

说明：在赛灵思软件ISE上实现的ＡＥＳ加解密算法，并且在ＭＯＤＥＬＳＩＭ上仿真。希望对你有所帮助-The Xilinx software ISE AES encryption and decryption algorithms, and simulation MODELSIM on. I hope for your help
<杨俊明> 在 2025-04-04 上传 | 大小：79kb | 下载：0

[VHDL编程] aaa

说明：这是一个基于fpga的，用VHDL语言编写的，关于50M的分频器。-This is an fpga-based, using VHDL language, about 50M divider.
<何可人> 在 2025-04-04 上传 | 大小：79kb | 下载：0

[VHDL编程] ddr_sdr_latest.tar

说明：DDR 控制器 control verilog/vhdl 源代码 -ddr control source of verilog /vhdl
<陈成> 在 2025-04-04 上传 | 大小：79kb | 下载：0