[VHDL编程] RISC8.ZIP

说明：简单的一个8位RISC，Verilog HDL代码,类型为pic16c57-a simple eight RISC, Verilog HDL code, the type of pic16c57
<陈正一> 在 2025-04-04 上传 | 大小：79kb | 下载：0

[VHDL编程] de2_clock

说明：适合DE2板，能够在板子上的液晶显示器上实现时钟功能。-for Dictyophora board, in the way of achieving LCD clock function.
<曾> 在 2025-04-04 上传 | 大小：79kb | 下载：0

[VHDL编程] clock

说明：利用xilin实验仪完成一个可以计时的数字时钟，显示范围位00.00～59.59，且该时钟应该具有暂停计时，清零灯功能。-Xilin completed experiment using a digital time clock, indicating the scope of digital 00.00 ~ 59.59, and the clock should have suspended time, Clear Lantern f
<haolj> 在 2025-04-04 上传 | 大小：79kb | 下载：0

[VHDL编程] dds

说明：12位精度的DDS。quartus ii 编译通过。所有源代码正确，可用。-12 precision DDS. quartus ii compile. All source code is correct and available.
<ecnu> 在 2025-04-04 上传 | 大小：78kb | 下载：0

[VHDL编程] MPSK-modulation-and-demodulati

说明：MPSK调制与解调VHDL程序源代码与仿真-MPSK modulation and demodulation process and VHDL source code and simulation
<吴云志> 在 2025-04-04 上传 | 大小：78kb | 下载：0

[VHDL编程] 1ddct

说明：研究生课程 ： 一维DCT功能实现，以及测试。-From Graduate courses : one-dimensional DCT function implementation, and testing.
<徐东超> 在 2025-04-04 上传 | 大小：78kb | 下载：0

[VHDL编程] dpram

说明：vhdl code dual port map
<vishal> 在 2025-04-04 上传 | 大小：78kb | 下载：0

[VHDL编程] Component_instanlations

说明：This an example for component_instanlations in VHDL languege-This is an example for component_instanlations in VHDL languege
<Hung> 在 2025-04-04 上传 | 大小：78kb | 下载：0

[VHDL编程] Convolution

说明：卷积程序的Verilog程序，实现卷积功能(Convolution program Verilog program to achieve convolution function)
<Guo Site > 在 2025-04-04 上传 | 大小：78kb | 下载：0

[VHDL编程] pipeline_adder

说明：用于快速计算32位加法，共分5级锁存器，4个8位加法器(pipeline_adder it helps you to add 32 bits swiftly if you need more information,may call me by the website account,it's really helpful)
<Joker13213 > 在 2025-04-04 上传 | 大小：78kb | 下载：0

[VHDL编程] AMBA_VIP

说明：AMBA 总线IP 核Verilog代码(AMBA bus IP Verilog code)
<逐末 > 在 2025-04-04 上传 | 大小：78kb | 下载：0

[VHDL编程] cpu自制入门代码AZPR_RTL

说明：CPU自制入门代码..............(CPU DIY ............)
<dastudio> 在 2025-04-04 上传 | 大小：78kb | 下载：0