资源列表
[VHDL编程] ourdev_481401
说明:FPGA的仿真实例,Verilog代码编写,过程详尽,代码易懂。第三个文档-FPGA simulation examples, Verilog coding, the process in detail, code easy to understand. The third document<赵常青> 在 2025-03-10 上传 | 大小:36kb | 下载:0
[VHDL编程] Modular_Multiplier-modmult
说明:DEFINITELY FRUITFULL FOR RSA ENCRYPTION<HIMANSHU SINGH> 在 2025-03-10 上传 | 大小:36kb | 下载:0
[VHDL编程] URAT_transmitter_receiver_VHDL
说明:基于UART的VHDL程序,包括顶层程序、波特率发生器程序、UART发送器程序、UART接收器程序4部分程序。有详细注释,并在每个程序后附上一张仿真波形图,便于理解和验证。-UART in VHDL-based procedures, including the top-level procedures, procedures for the baud rate generator, UART transmitter program,<kuaile> 在 2025-03-10 上传 | 大小:36kb | 下载:0
[VHDL编程] spislave_latest[1].tar
说明:Serial Peripheral Interface Slave interface<hr> 在 2025-03-10 上传 | 大小:36kb | 下载:0
[VHDL编程] Binarydivider
说明:采用verilog编写的二进制分频器,常用于频率变化场合-Binary frequency divider using verilog prepared, commonly used in the frequency occasions<张建> 在 2025-03-10 上传 | 大小:36kb | 下载:0
[VHDL编程] ping_pong_buffer
说明:用寄存器来实现乒乓缓存(Verilog HDL)-Ping-pong with the register to achieve cache (Verilog HDL)<小强> 在 2025-03-10 上传 | 大小:36kb | 下载:0
[VHDL编程] sdram_controller
说明:sdram controller written in vhdl and tested<Shahzad> 在 2025-03-10 上传 | 大小:36kb | 下载:0
[VHDL编程] interweave_1
说明:用VHDL语言编写的实现交织编码和解交织功能的代码。交织采用按行写入,按列读出的方法实现。主要包括:信源信号产生(20位的m序列),交织器,解交织器。为实现流水线的操作,采用了两个交织器和两个解交织器,当一个写入数据的时候,另一个读出数据。-Implementation using VHDL language features Interleaved Coded deinterleave code. Intertwined with b<李修函> 在 2025-03-10 上传 | 大小:36kb | 下载:0
[VHDL编程] LIP1753CORE_risc32_decoder
说明:LIP1753 RISC32 Decoder code<jc> 在 2025-03-10 上传 | 大小:36kb | 下载:0