资源列表
[VHDL编程] 1553_enc_dec
说明:1553b的编解码源程序 和仿真程序,fpga来实现的 vhdl语言 -1553B codec source code and simulation procedures, fpga to achieve the VHDL language<朱宝军> 在 2025-03-06 上传 | 大小:31kb | 下载:2
[VHDL编程] HUAWEIFPGADESIGNRULES
说明:华为的FPGA设计的规范,其中包括TESTBENGH等的书写规范-Huawei s FPGA design norms, including norms TESTBENGH writing, etc.<bill> 在 2025-03-06 上传 | 大小:31kb | 下载:0
[VHDL编程] FIFO
说明:it is a verilog code written for FIFO in modelsim simulator and it will synthesize in xinlix ise 8.2i.i have tested it om my kit.[i mae my own kit for spartan2 device].you can use this code in any DSP project in which da<yasir ateeq> 在 2025-03-06 上传 | 大小:31kb | 下载:0
[VHDL编程] Pads-HotKey-Editor
说明:hardware PCB Pads-HotKey-Editor<jangyongwon> 在 2025-03-06 上传 | 大小:31kb | 下载:0
[VHDL编程] CIC_deci4
说明:cic抽取滤波器ip核,用于射频采样数字下变频模块的核心数字信号处理部分.此ip核已经过ise10.2验证-CIC decimation by 4 filter,used in Direct RF sampling of GPS signal. the core dsp block in a frondend design<mimidabuda> 在 2025-03-06 上传 | 大小:31kb | 下载:0
[VHDL编程] SDHAnalysis
说明:光纤通信中的SDH数据帧解析及提取的VHDL实现源代码,共包含帧同步、E1及F1码流提取、DCC1码流提取、帧头开销串行输出四个主要模块-SDH fiber-optic communication data fr a me analysis and retrieval implementation of VHDL source code, include the fr a me synchronization, E1 and F1 st<张晓彬> 在 2025-03-06 上传 | 大小:31kb | 下载:0
[VHDL编程] FPGA-Design
说明:FPGA设计流程指南 介绍基本的设计方法-FPGA Design Process Manual<horse> 在 2025-03-06 上传 | 大小:31kb | 下载:0