[VHDL编程] example4

说明：完成 8 位拨码开关对用 0～255 的数位显示。拨码开关从1～8 对应个高位到低位，数码管对应显示 0 到 255 的数值。-8-bit DIP switch 0 to 255 with digital display. DIP switch from 1 to 8 corresponds to a high to low, digital tube display corresponding to 0 to 255 values.
<panda> 在 2025-03-06 上传 | 大小：29kb | 下载：0

[VHDL编程] 8pinlvji

说明：基于FPGA的温度计源代码，VHLL语言-Thermometer-based FPGA source code, VHLL language
<闫永鹏> 在 2025-03-06 上传 | 大小：29kb | 下载：0

[VHDL编程] fir_512_378_mux

说明：512阶高速FIR成型滤波器，四相位复用，树形加法和多级流水线结构。-512-order high-speed FIR shaping filter, four-phase re-use, tree addition and multi-stage pipeline structure.
<johnnyz> 在 2025-03-06 上传 | 大小：29kb | 下载：0

[VHDL编程] freq

说明：a verilog hdl code that contains scr ipt for dividing frequencies in ACEX1K Altera FPGA Board.
<z> 在 2025-03-06 上传 | 大小：29kb | 下载：0

[VHDL编程] license

说明：license modelsim xilinx
<elhaouari44> 在 2025-03-06 上传 | 大小：29kb | 下载：0

[VHDL编程] fftandifft

说明：this is a code in VHDL for FFt and its inverse. also the programs are given in matlab
<mimi> 在 2025-03-06 上传 | 大小：29kb | 下载：0

[VHDL编程] Crack_QII81_FULL_License

说明：quartus 8.1 ipcore lic,包含ddr、ddr2、fir、nco-quartus 8.1 ipcore lic, with ddr, ddr2, fir, nco
<wcm> 在 2025-03-06 上传 | 大小：29kb | 下载：0

[VHDL编程] example4

说明：拨码开关对应数码管显示 几年以前用vhdl写的 -vhdl
<李志> 在 2025-03-06 上传 | 大小：29kb | 下载：0

[VHDL编程] audio_bargraph

说明：Allows to display an audio bargraph (peak meter and vu meter) of a HD-SD SDI embedded audio signal .
<Jacques> 在 2025-03-06 上传 | 大小：29kb | 下载：0

[VHDL编程] 8BITCONDITIONALSUMADDER

说明：it is verilog code for 8 bit conditional sum adder using veriwe-it is verilog code for 8 bit conditional sum adder using veriwell
<kaleem> 在 2025-03-06 上传 | 大小：29kb | 下载：0

[VHDL编程] divider

说明：verilog divider hardware
<dumbmage> 在 2025-03-06 上传 | 大小：29kb | 下载：0

[VHDL编程] Mealy

说明：mealay model with testbench
<Junaid> 在 2025-03-06 上传 | 大小：29kb | 下载：0