资源列表

« 1 2 ... .67 .68 .69 .70 .71 1472.73 .74 .75 .76 .77 ... 4311 »

[VHDL编程ddr_ctrl

说明:verilog hdl coding DDR sdram control for fpga -verilog hdl coding DDR sdram control for fpga
<王郁> 在 2025-03-04 上传 | 大小:27kb | 下载:0

[VHDL编程GAL

说明:一个组合逻辑实例,完成地址选择,读写信号产生等时序-Examples of a combinational logic to complete the address of choice, to read and write timing signal generator, etc.
<张彦峰> 在 2025-03-04 上传 | 大小:27kb | 下载:0

[VHDL编程dct

说明:离散余弦变换的verilog源代码,经过验证可实现-Discrete cosine transform of Verilog source code can be verified
<罗伟> 在 2025-03-04 上传 | 大小:27kb | 下载:0

[VHDL编程car

说明:基于vhdl语言的出租车计费源代码及仿真-Based on the VHDL language taxi billing source code and simulation
<hlj1232123> 在 2025-03-04 上传 | 大小:27kb | 下载:0

[VHDL编程FFT8

说明:本设计根据OFDM系统的实际需要,提出一种用FPGA实现FFT运算的方案,并以64点FFT为例,在Quartus II软件上通过了综合和仿真。-The design of OFDM systems in accordance with the actual needs of a computing using FPGA realize FFT program, and 64-point FFT as an example, in the
<叶开> 在 2025-03-04 上传 | 大小:27kb | 下载:0

[VHDL编程100vhdl3

说明:VHDL源代码100例(1)带有目录!请仔细查看!-VHDL source code 100 cases (1) with the directory! Please review!
<> 在 2025-03-04 上传 | 大小:27kb | 下载:0

[VHDL编程19

说明:FPGA信号调制通信系统设计实例-FPGA signal modulation communication system design example
<王洪亮> 在 2025-03-04 上传 | 大小:27kb | 下载:0

[VHDL编程altera_up_avalon_ps2

说明:花了半个月才改好的Atera DE1/DE2 ps2 IP 驱动核。放在FPGA工程目录下可以直接使用。本IP能够驱动PS/2键盘和鼠标。使用时只要调用HAL目录下的文件即可以直接使用!-Spent a good two weeks we have made some changes Atera DE1/DE2 ps2 IP-driven nuclear. On the FPGA project directory can be use
<王乔> 在 2025-03-04 上传 | 大小:27kb | 下载:0

[VHDL编程fpga-fpdpsk

说明:FSK/PSK调制顶层文件 ,正弦波模块 ,正弦波模块初始化文件 ,振幅调整及波形选择模块 ,频率显示值地址产生模块 ,频率步进键核心模块 ,弹跳消除电路-FSK/PSK modulation top-level documents, sine-wave modules, module initialization file sine wave, amplitude adjustment and wavefor
<libing> 在 2025-03-04 上传 | 大小:27kb | 下载:0

[VHDL编程FFT

说明:FFT的VHDL实现程序 希望对大家有用 -FFT of the VHDL program hope to achieve useful
<cathy> 在 2025-03-04 上传 | 大小:27kb | 下载:0

[VHDL编程shiyandecode38

说明:练习用VHDL设计逻辑,用VHDL设计一个3-8译码器,对其进行时序仿真-VHDL design practice with logic, to use VHDL to design a 3-8 decoder, its timing simulation
<李侠> 在 2025-03-04 上传 | 大小:27kb | 下载:0

[VHDL编程I2C

说明:FPGA I2C
<xiaox> 在 2025-03-04 上传 | 大小:27kb | 下载:0
« 1 2 ... .67 .68 .69 .70 .71 1472.73 .74 .75 .76 .77 ... 4311 »

源码中国 www.ymcn.org