[VHDL编程] add

说明：4位并联全加器的fpga实现，由4个一位全加器及一个超前进位器组成，可向上进位-Four parallel QuanJia device fpga realizing by 4 a QuanJia emulators, and a leading sensor into binary, can carry up
<cc> 在 2025-03-04 上传 | 大小：25kb | 下载：0

[VHDL编程] the-8255-LCD

说明：设计一串口通信程序，波特率9600，通过RS232串口自环。自动循环发送数据串（设计在程序中）接收并存储和显示该数据串发送数据内容由键盘输入，每串数据不大于8字节。数据串单次发送由按键启动，接收端显示数据串并存储。可查询、清楚已存数据串-The design of a serial communication program, baud rate 9600, through the RS232 serial ring. Automati
<gonglingjun> 在 2025-03-04 上传 | 大小：25kb | 下载：1

[VHDL编程] Verilog

说明：verlog入门的例子，学习FPGA的好例子。-verlog entry example, learning a good example of the FPGA.
<tangyunlong> 在 2025-03-04 上传 | 大小：25kb | 下载：0

[VHDL编程] Verilog

说明：王金明版的verilog HDL的135个经典设计实例-Wang Jinming version of the Verilog HDL 135 classic design example
<李浪雄> 在 2025-03-04 上传 | 大小：25kb | 下载：0

[VHDL编程] CodeVisionAVR-WinAVR

说明：SPI recever avr programing
<trieu> 在 2025-03-04 上传 | 大小：25kb | 下载：0

[VHDL编程] kp_verilog

说明：veriog 实现求逆模块 加仿真结果 shi henyong-verilog is useful in finite field
<zm> 在 2025-03-04 上传 | 大小：25kb | 下载：0

[VHDL编程] pipelined_fft_64

说明：64点快速傅里叶变换算法的ＦＰＧＡ实现，编译仿真通过-FPGA implementation of 64-point fast Fourier transform algorithm, compiled simulation by
<邓辉超> 在 2025-03-04 上传 | 大小：25kb | 下载：0

[VHDL编程] adaptive_lms_equalizer_latest.tar

说明：least mean square algorithm for error correction coding technique
<Thirumal> 在 2025-03-04 上传 | 大小：25kb | 下载：0

[VHDL编程] RAM_BLOCK

说明：Ram block code in Verilog
<M. Usman> 在 2025-03-04 上传 | 大小：25kb | 下载：0

[VHDL编程] flipflop

说明：flip flop unit designed in vhdl VHDL stands for VHSIC (Very High Speed Integrated Circuits) Hardware Descr iption Language.
<android> 在 2025-03-04 上传 | 大小：25kb | 下载：0

[VHDL编程] adder

说明：adder unit designed in vhdl VHDL stands for VHSIC (Very High Speed Integrated Circuits) Hardware Descr iption Language.
<android> 在 2025-03-04 上传 | 大小：25kb | 下载：0

[VHDL编程] andgate

说明：and gate unit designed in vhdl VHDL stands for VHSIC (Very High Speed Integrated Circuits) Hardware Descr iption Language.
<android> 在 2025-03-04 上传 | 大小：25kb | 下载：0