[VHDL编程] FPGA上实现TURBO码的编码

说明：在赛灵思的FPGA上实现的TURBO码的编码程序
<hmy_1@yahoo.com.cn> 在 2010-12-30 上传 | 大小：24.32kb | 下载：1

[VHDL编程] verhdl95

说明：vhdl
<徐路> 在 2025-03-04 上传 | 大小：25kb | 下载：0

[VHDL编程] 朱明辉vhdl大作业

说明：一个双向总线的vhdl实现-a two-way bus VHDL achieve
<熊辉波> 在 2025-03-04 上传 | 大小：25kb | 下载：0

[VHDL编程] MYCPU2.0

说明：用verilog编写在FLEX10K上实现的简易CPU-used in the preparation of Verilog FLEX10K achieve simple CPU
<张桓铭> 在 2025-03-04 上传 | 大小：25kb | 下载：0

[VHDL编程] Coding Styles for if Statements and case Statement

说明：Coding Styles for if Statements and case Statements
<张卫> 在 2025-03-04 上传 | 大小：25kb | 下载：0

[VHDL编程] parity2258

说明：奇偶校验码的VERILOG源码，为MODELSIM下的一个工程。有测试文件。-parity VERILOG source code for MODELSIM of a project. A test document.
<刘仪> 在 2025-03-04 上传 | 大小：25kb | 下载：0

[VHDL编程] 实验1

说明：用verilog语言实现译码器,包含数据流文件(Achieve decoder with verilog language, including experimental data stream file)
<一存 > 在 2025-03-04 上传 | 大小：24kb | 下载：0

[VHDL编程] Chapter4

说明：MIPS is a reduced instruction set computer (RISC) instruction set architecture (ISA)[1]:A-1[2]:19 developed by MIPS Technologies (formerly MIPS Computer Systems). The early MIPS architectures were 32-bit, with 64-bit ver
<Tom1215 > 在 2025-03-04 上传 | 大小：24kb | 下载：0

[VHDL编程] counter

说明：1. 支持递增/递减/增减可配置 2. 支持计数器使能可配置 3. 支持8位计数器(Add mode, subtraction, add and subtract mode, hold mode)
<Coum> 在 2025-03-04 上传 | 大小：24kb | 下载：0

[VHDL编程] 2bit_ecc

说明：基于BCH码的ECC纠错算法，可纠错2位错误码，供参考(Based on BCH code ECC error correction algorithm, two error codes can be corrected for reference.)
<一粒尘埃> 在 2025-03-04 上传 | 大小：24kb | 下载：1

[VHDL编程] programme stabilite

说明：fbdhtg gfngnhgf j mn nmj,m vgvcx
<logikooo3> 在 2025-03-04 上传 | 大小：24kb | 下载：0

[VHDL编程] dayashankar_nair_verilog_2.2.tar

说明：finite state machine
<daya9000> 在 2025-03-04 上传 | 大小：24kb | 下载：0