[VHDL编程] crc循环冗余校验

说明：
<xiaobaimama> 在 2008-07-11 上传 | 大小：21.5kb | 下载：0

[VHDL编程] QPSK调制解调程序代码

说明：
<cherishqiqi> 在 2011-03-28 上传 | 大小：22kb | 下载：0

[VHDL编程] 移动8位乘法器

说明：vhdl 乘法器
<fengwutianya> 在 2011-06-02 上传 | 大小：21.83kb | 下载：0

[VHDL编程] fifo的vhdl原代码

说明：本文为verilog的源代码-In this paper, the source code for Verilog
<艾霞> 在 2025-03-01 上传 | 大小：22kb | 下载：0

[VHDL编程] ps2_keyboard

说明：vhdl for ps2 keyword vhdl for ps2 keyword -vhdl for ps2 keywordvhdl for ps2 keyword
<lbj> 在 2025-03-01 上传 | 大小：21kb | 下载：0

[VHDL编程] DDS_sinwave

说明：基于FPGA对DDS芯片的仿真。能产生10M以上正弦波。并且波形不失真。-Simulation of DDS chip based on FPGA. Can produce more than 10M sine wave. And the waveform is not distorted.
<dalizi> 在 2025-03-01 上传 | 大小：21kb | 下载：0

[VHDL编程] CoveragePkg

说明：osvvm coverage packages that is helpful for vhdl verification
<anupam maurya> 在 2025-03-01 上传 | 大小：21kb | 下载：0

[VHDL编程] multichannel-selector

说明：本程序实现了二选一多路选择器的硬件功能，采用VHDL语言编写而成。-This program implements a second election multiplexer hardware function, written in VHDL language.
<杨好人> 在 2025-03-01 上传 | 大小：21kb | 下载：0

[VHDL编程] FIFO

说明：fifo的使用，在Altera的开发工具(fifo use in Altera's development tools)
<红色叶子 > 在 2025-03-01 上传 | 大小：21kb | 下载：0

[VHDL编程] traffic

说明：交通灯设计，用verilog语言来实行，不包含设计原理图(aknsh s kjsf kwfh jfls ljfsl s lfjls jlsj ls jlf l ljfs ljljl f jljl ljjlsfj ljlsfj ljsflhig)
<自渎 > 在 2025-03-01 上传 | 大小：21kb | 下载：0

[VHDL编程] Half-Adder

说明：This is an example to implement an Half-adder for xilinx FPGA
<DanCerv > 在 2025-03-01 上传 | 大小：21kb | 下载：0

[VHDL编程] Half-Adder

说明：xilinx ISE平台提供1位半加法器，模块随模拟提供(Half- adder 1- bit design implemented in ISE XIlinx Design Suite. Module in VHDL language)
<DanCerv > 在 2025-03-01 上传 | 大小：21kb | 下载：0