[VHDL编程] Viterbi_v

说明：Viterbi算法的Verilog源代码。-Viterbi Algorithm Verilog source code.
<qjyong> 在 2025-02-24 上传 | 大小：11kb | 下载：0

[VHDL编程] vhdl-examples

说明：这是eda初学者可以借鉴的两个关于电子频率计的VHDL设计实例-This is the EDA beginners can learn from two of electronic Cymometer VHDL Design Example
<刘磊> 在 2025-02-24 上传 | 大小：11kb | 下载：0

[VHDL编程] verilog_study

说明：it about using veriolog complement some project,thanks!
<汪洋> 在 2025-02-24 上传 | 大小：11kb | 下载：0

[VHDL编程] crc

说明：用Verilog编写crc校验码，包括8位，12位，16位，32位，非常实用-Prepared using Verilog CRC check codes, including 8, 12, 16, 32, a very practical
<asd> 在 2025-02-24 上传 | 大小：11kb | 下载：0

[VHDL编程] LED

说明：数字时钟显示模块,用VERILOG HDL 实现-Digital clock display module, using the realization of VERILOG HDL
<liufanyu> 在 2025-02-24 上传 | 大小：11kb | 下载：0

[VHDL编程] CANSHUHUA

说明：Verilog参数化的课件,有兴趣的可以来看下-Verilog parameters of the courseware, interested can look at the next
<liufanyu> 在 2025-02-24 上传 | 大小：11kb | 下载：0

[VHDL编程] verilog_shili

说明：计数器 锁存器 12位寄存器 带load，clr等功能的寄存器 双向脚（clocked bidirectional pin） 一个简单的状态机 一个同步状态机 用状态机设计的交通灯控制器 数据接口 一个简单的UART 测试向量（Test Bench）举例： 加法器源程序 相应加法器的测试向量test bench）-Counter latch 12 registers with load, cl
<> 在 2025-02-24 上传 | 大小：11kb | 下载：0

[VHDL编程] The_6th

说明：
<上官> 在 2025-02-24 上传 | 大小：11kb | 下载：0

[VHDL编程] source_verilog

说明：基本VERILOG模块，有相当多的功能，慢慢欣赏吧-Basic Verilog module, a considerable number of functions,慢慢欣赏吧
<yucheng> 在 2025-02-24 上传 | 大小：11kb | 下载：0

[VHDL编程] DE2_NIOS_HOST_MOUSE_VGA

说明：Verilog代码，适合于初学者进行学习，是基于DE2平台的代码。-Verilog code, suitable for beginners to learn, is based on the DE2 platform code.
<wang> 在 2025-02-24 上传 | 大小：11kb | 下载：0

[VHDL编程] laps_management

说明：LAPS协议的设计与实现，用VHDL实现的协议设计。-LAPS Design and Implementation of the agreement, the agreement achieved with VHDL Design.
<许龙> 在 2025-02-24 上传 | 大小：11kb | 下载：0

[VHDL编程] SD_Physical_specsv101

说明：microSD卡的资料,包括其物理层参数。电气参数。-microSD card information, including their physical layer parameters. Electrical parameters.
<casual> 在 2025-02-24 上传 | 大小：11kb | 下载：0