资源列表
[VHDL编程] dataflow-description
说明:这个文件给出了一个四位比较器的数据流描述算法。-This document gives a four comparator data flow descr iption algorithm.<范晶晶> 在 2025-02-23 上传 | 大小:9kb | 下载:0
[VHDL编程] Pipeline-and-FIFO
说明:Pipeline and FIFO的FPGA设计-Pipeline and FIFO FPGA design<sun> 在 2025-02-23 上传 | 大小:9kb | 下载:0
[VHDL编程] uart-from-opencores.rar
说明:urat from serial to parallel ,urat from serial to parallel<sakthivel.p> 在 2025-02-23 上传 | 大小:9kb | 下载:0
[VHDL编程] sdram-control
说明:基于FPGA的SDRAM读写控制程序,由VHDL语言编写-FPGA-based SDRAM read and write control program, by the VHDL language<lijiaxi> 在 2025-02-23 上传 | 大小:9kb | 下载:0
[VHDL编程] uart_verilog
说明:串口标准通讯,带奇偶校验和通讯超时故障,带测试文件-The serial standard communication with test files<郭延冲> 在 2025-02-23 上传 | 大小:9kb | 下载:0
[VHDL编程] i2c
说明:用verilog写的I2C读写代码,用拨码开关输入数据,按键写入和读出,在LED数码管上显示。-I2C read and write code written in verilog DIP switch input data, key writing and reading, LED digital tube display.<wenyangzeng> 在 2025-02-23 上传 | 大小:9kb | 下载:0
[VHDL编程] juzhenganjian
说明:FPGA用verilog语言写的4X4的矩阵式按键,应经验证过了!-4X4 matrix key FPGA verilog language written, proven over!<桂斌> 在 2025-02-23 上传 | 大小:9kb | 下载:0
[VHDL编程] VeriRISC_CPU_Verilog
说明:Verilog硬件描述语言实现VeriRISC CPU。模块包含:8位寄存器,5位计数器,32*8 RAM,8位ALU,MUX,顺序控制器,时钟生成器。包含TB。-This code is to model a VeriRISC CPU. It incorporates several modules: 8-bit register, 5-bit counter, 32 by 8 RAM, 8-bit ALU, scalable MUX<张昊溢> 在 2025-02-23 上传 | 大小:9kb | 下载:0