资源列表

« 1 2 ... .13 .14 .15 .16 .17 118.19 .20 .21 .22 .23 ... 4311 »

[VHDL编程cs5550

说明:基于FPGA高精度数据采集系统,采用cs5550高精度AD芯片,本程序主要实现对cs5550的控制。-FPGA-based high-precision data acquisition system, using high-precision cs5550 chip AD, the procedures for the main control on the cs5550.
<小勇> 在 2024-11-14 上传 | 大小:1kb | 下载:0

[VHDL编程SSRAM_CONTROLLER

说明:sram controller design for GSI sram working
<shreenath> 在 2024-11-14 上传 | 大小:1kb | 下载:0

[VHDL编程ketflink_fsm

说明:VERILOG的按键去抖,采用状态机的实现方法-VERILOG shaking the keys to using a state machine implementation
<雍振强> 在 2024-11-14 上传 | 大小:1kb | 下载:0

[VHDL编程uart

说明:基于vhdl的串口通信模块,即异步收发机,可实现单片机核fpga的收发串口通信,遵从rs232协议,已经调试过,很不错的资源-Vhdl-based serial communication module, that is, asynchronous transceiver can achieve single-chip transceiver nuclear fpga serial communication, rs232 to com
<郭帅> 在 2024-11-14 上传 | 大小:1kb | 下载:0

[VHDL编程sdf_patch

说明:sdf patch for some asyn circuit for post simulation-sdf patch
<yoarst> 在 2024-11-14 上传 | 大小:1kb | 下载:0

[VHDL编程fenpinqi

说明:用VHDL语言设计分频器要求是将128赫兹的脉冲信号经过分频器分别产生64赫兹,32赫兹,16赫兹,8赫兹,4赫兹, 2赫兹,1赫兹,0.5赫兹的8种频率的信号-Divider design using VHDL language requirement will be 128 Hz pulses were generated through divider 64 Hz, 32 Hz, 16 Hz, 8 Hz, 4 Hz, 2 Hz,
<高原> 在 2024-11-14 上传 | 大小:1kb | 下载:0

[VHDL编程dds

说明:da的代码,在VHDL的编译环境下的开发。是一种集约的形式。-DA convert
<huruifang> 在 2024-11-14 上传 | 大小:1kb | 下载:0

[VHDL编程lcd1602

说明:lcd1602的现实程序,可以在屏幕上逐行扫描-lcd1602 the reality of the procedure, you can scan the screen line by line
<刘峰> 在 2024-11-14 上传 | 大小:1kb | 下载:0

[VHDL编程iic

说明:单片机和cpld通信中的用vhdl编写的cpld源程序代码-Cpld single-chip computer and communications cpld prepared using vhdl source code
<高原> 在 2024-11-14 上传 | 大小:1kb | 下载:0

[VHDL编程33_COMP

说明:vhdl做的实数比较器,比较简单,但是实用-The real number vhdl comparator, is relatively simple, but practical
<高原> 在 2024-11-14 上传 | 大小:1kb | 下载:0

[VHDL编程FSKmodulation

说明:利用硬件描述语言VHDL实现的数字信号FSK调制-A VHDL program to realize the FSK modulation of digital signals
<yuanzongliang> 在 2024-11-14 上传 | 大小:1kb | 下载:0

[VHDL编程FSKdemodulation

说明:基于VHDL硬件描述语言对FSK调制信号进行解调 -A VHDL program to realize the FSK demodulation of digital signals
<yuanzongliang> 在 2024-11-14 上传 | 大小:1kb | 下载:0
« 1 2 ... .13 .14 .15 .16 .17 118.19 .20 .21 .22 .23 ... 4311 »

源码中国 www.ymcn.org