[VHDL编程] I8251A

说明：Verilog 异步串行收发器，收发器的设计，时序状态机的代码编写
<gongtao> 在 2025-02-14 上传 | 大小：8kb | 下载：0

[VHDL编程] New-Text-Document

说明：System will fdsdCADL
<dg> 在 2025-02-14 上传 | 大小：8kb | 下载：0

[VHDL编程] gpmc_fpga.tar

说明：已编makefile ，和测试用应用程序。交叉编译后可使用。-omap3530process gpmc driver.
<yinjianfeng> 在 2025-02-14 上传 | 大小：8kb | 下载：0

[VHDL编程] memory-controller

说明：存储控制器，包括CPUside，接口，MEMORY side三个部分，使用verilog语言-This represents the "memory controller" It runs with the assumption that it is being connected to PC100 SDRAM.
<AricSnow> 在 2025-02-14 上传 | 大小：8kb | 下载：0

[VHDL编程] lmsFPGA

说明：利用VHDL编程实现自适应滤波算法的程序，实现LMS算法-VHDL programming procedures for adaptive filtering algorithms, the LMS algorithm
<朱岩> 在 2025-02-14 上传 | 大小：8kb | 下载：0

[VHDL编程] fft_2048

说明：基于FPGA的2048点的verilog实现-Based on the 2048-point FPGA-verilog to achieve
<王蕊> 在 2025-02-14 上传 | 大小：8kb | 下载：0

[VHDL编程] code1

说明：Timing signal files verilog coding
<Rishabh Bansal> 在 2025-02-14 上传 | 大小：8kb | 下载：0

[VHDL编程] a

说明：mips single cycle verilog code for add,sub,bne,slt,lw,sw,xori instructions-mips single cycle verilog code for add,sub,bne,slt,lw,sw,xori instructions
<nhan> 在 2025-02-14 上传 | 大小：8kb | 下载：0

[VHDL编程] Manchester-Encoding-Verilog

说明：THIS DESIGN IS PROVIDED TO YOU “AS IS”. XILINX MAKES AND YOU RECEIVE NO WARRANTIES OR CONDITIONS, EXPRESS, IMPLIED, STATUTORY OR OTHERWISE, AND XILINX SPECIFICALLY DISCLAIMS ANY IMPLIED WARRANTIES OF MERCHANTABILITY, NON
<liyapei> 在 2025-02-14 上传 | 大小：8kb | 下载：0

[VHDL编程] MPU_ACtiming

说明：Pattern generator for LCD controller.
<Jimmy> 在 2025-02-14 上传 | 大小：8kb | 下载：0

[VHDL编程] PMU

说明：一个简易的PMU设计，输入使用的是自制的串行接口协议-A design of power manager unit, using serial interface
<方舟> 在 2025-02-14 上传 | 大小：8kb | 下载：0

[VHDL编程] Alu-with-seven-segmetn-output

说明：This contains VHDL source code for a simple arithmetic logic unit. the input and results are displayed on a 4 digit 7 segment display. The user controls the input throug the use of switches. This design was created for t
<hatsjoe> 在 2025-02-14 上传 | 大小：8kb | 下载：0