[VHDL编程] gray2

说明：实现输入一个数字，产生这个位数的所有格雷码-Enter a number of implementation, resulting in the median of all the Gray code
<叶> 在 2025-01-31 上传 | 大小：5kb | 下载：0

[VHDL编程] Antishakeswitchprocedure

说明：这是一个很好的VHDL防抖程序，内有详细讲解，可作为常用的子程序收藏使用-This is a very good anti-shake VHDL procedures, with detailed explanations, can be used as the use of commonly used subroutines Favorites
<liaoyintang> 在 2025-01-31 上传 | 大小：1kb | 下载：0

[VHDL编程] tongxu

说明：VHDL通信程序 VHDL通信程序 VHDL通信程序-VHDL communication program
<谢谢> 在 2025-01-31 上传 | 大小：2kb | 下载：0

[VHDL编程] fpga_xilinx

说明：FPGA内部程序设计培训PDF版, FPGA内部程序设计培训PDF版-fpag develop designer xilinx editon fpag develop designer xilinx editon
<王明明> 在 2025-01-31 上传 | 大小：363kb | 下载：0

[VHDL编程] MAXPLUS

说明：一个非常有用的CPLD开发程序，对开发有兴趣的你们，赶快进来吧-A very useful CPLD development process of the development you are interested, hurry Come
<haongodng> 在 2025-01-31 上传 | 大小：884kb | 下载：0

[VHDL编程] EXA01

说明：一个关于VHDL的cpld开发实验程序，通过运用max+plus 运行程序，实现实验相关功能 -VHDL CPLD on the development of experimental procedures, through the use of max+ plus run the program, the experimental implementation-related features
<haongodng> 在 2025-01-31 上传 | 大小：41kb | 下载：0

[VHDL编程] EXA02

说明：一个关于VHDL的cpld开发实验程序，通过运用max+plus 运行程序，实现实验相关功能-VHDL CPLD on the development of experimental procedures, through the use of max+ plus run the program, the experimental implementation-related features
<haongodng> 在 2025-01-31 上传 | 大小：56kb | 下载：0

[VHDL编程] EXA03

说明：一个关于VHDL的cpld开发实验程序，通过运用max+plus 运行程序，实现实验相关功能-VHDL CPLD on the development of experimental procedures, through the use of max+ plus run the program, the experimental implementation-related features
<haongodng> 在 2025-01-31 上传 | 大小：38kb | 下载：0

[VHDL编程] EXA04

说明：一个关于VHDL的cpld开发实验程序，通过运用max+plus 运行程序，实现实验相关功能-VHDL CPLD on the development of experimental procedures, through the use of max+ plus run the program, the experimental implementation-related features
<haongodng> 在 2025-01-31 上传 | 大小：170kb | 下载：0

[VHDL编程] EXA05

说明：一个关于VHDL的cpld开发实验程序，通过运用max+plus 运行程序，实现实验相关功能-VHDL CPLD on the development of experimental procedures, through the use of max+ plus run the program, the experimental implementation-related features
<haongodng> 在 2025-01-31 上传 | 大小：92kb | 下载：0

[VHDL编程] Count_Decount

说明：c est un compteur et decompteur en vhdl
<saif> 在 2025-01-31 上传 | 大小：1kb | 下载：0

[VHDL编程] Rs232sourcecode

说明：Working RS232 controller running at 9600 Hz. Consist of Transmitter and Receiver Module. Tested in FPGA Spartan 3 Included files for testing at FPGA - Scan4digit .vhd - to display at 7 sgement display - D4to7
<Ikki> 在 2025-01-31 上传 | 大小：5kb | 下载：0