资源列表
[VHDL编程] chengfaqi4
说明:用VHDL实现四位乘法器,不直接用乘法实现,一来节省资源,二来可提高速度!-Use VHDL to achieve four multiplier, not the realization of the direct use of multiplication, one to save resources, and secondly to improve the speed!<金> 在 2025-02-02 上传 | 大小:1kb | 下载:0
[VHDL编程] half_adder
说明:实现一位加法器的设计,假设输入参数为A,B,则输出为A,B的和-The realization of an adder design, the assumption that the input parameters for the A, B, the output of A, B and<金> 在 2025-02-02 上传 | 大小:39kb | 下载:0
[VHDL编程] classic_Verilog_135_examples
说明:Verilog的135个经典设计实例。包含源码和说明-Verilog of 135 examples of classic design. Contains the source and descr iption<李林> 在 2025-02-02 上传 | 大小:111kb | 下载:0
[VHDL编程] NcVerilog_tutorial
说明:nc verilog 的使用说明和实例,对于实用nc来进行仿真进行了详细说明。-nc verilog instructions and examples for the utility to carry out simulation nc described in detail.<李林> 在 2025-02-02 上传 | 大小:578kb | 下载:0
[VHDL编程] VHDL-Cookbook
说明:全面详细介绍了VHDL,英文版,作者Peter.J.Ashenden-Full details of VHDL, the English version, the author Peter.J.Ashenden<miyalu> 在 2025-02-02 上传 | 大小:232kb | 下载:0