资源列表
[VHDL编程] dallas_one-wire
说明:dallas one wire的VHDL实现方式,比较常用的.-dallas one wire to achieve the VHDL approach commonly used.<陈> 在 2025-01-23 上传 | 大小:4kb | 下载:0
[VHDL编程] howwite_status_machine_with_Verilog
说明:如何用verilog语言写好状态机的不错的文档,希望对大家有所帮助-How to use Verilog state machine language to write good documentation, I hope all of you to help<delnabla> 在 2025-01-23 上传 | 大小:288kb | 下载:0