[VHDL编程] 10022696KAI_HE

说明：RISC 处理器 实现 d=a or b and c-RISC PROCESSOR d=a or b and c
<hekai> 在 2025-01-21 上传 | 大小：1.54mb | 下载：0

[VHDL编程] 08_uart

说明：fpga 串口程序，实现串口接收并自动发送-FPGA serial procedures, serial receiving and automatic transmission
<陈gl> 在 2025-01-21 上传 | 大小：528kb | 下载：0

[VHDL编程] Decimal-module

说明：这是秒表设计的一部分，十进制是秒表设计中比较常用的方法-This is part of a stopwatch designed decimal stopwatch design is more commonly used method
<lm> 在 2025-01-21 上传 | 大小：3kb | 下载：0

[VHDL编程] LCDDriver

说明：Displaying an image from the OV7679 camera to the RGB 4.3inch display without the use of RAM. The method of switching the clock signal in CPLD
<Alexander> 在 2025-01-21 上传 | 大小：20kb | 下载：0

[VHDL编程] ALTmax2_HC_SR04

说明：Measurement HC-SR04 and output to dynamic led display (Altera MAX2)
<Alexander> 在 2025-01-21 上传 | 大小：34kb | 下载：0

[VHDL编程] SDRAM

说明：这篇文档主要是介绍了SDRAM的相关原理，以及时序的一些描述，是学习SDRAM的一篇不错的文档-This document mainly describes the relevant principles SDRAM, as well as the timing of some descr iption, is to learn a good documentation of SDRAM
<jacksee> 在 2025-01-21 上传 | 大小：964kb | 下载：0

[VHDL编程] 1

说明：这个是华清远见的《ARM嵌入式系统开发典型模块》，里面是高清版的文档，对嵌入开发的各种模块都有详细的讲解。-This is Huaqing " ARM embedded system development typical module" , which is the high-definition version of the document, the development of a variety of embe
<jacksee> 在 2025-01-21 上传 | 大小：421kb | 下载：0

[VHDL编程] SHIFT8

说明：这是用Verilog写的一个相关的程序，主要是实现一个移位寄存器的功能，比较经典的一个实例。-It is written in Verilog A related program is to achieve a shift register function, more classic instance.
<jacksee> 在 2025-01-21 上传 | 大小：155kb | 下载：0

[VHDL编程] SDRAM_Con

说明：这是关于一篇怎样设计SDRAM的一篇论文，希望对学习FPGA中SDRAM的朋友有帮助。-This is about how to design an SDRAM in a paper, I hope to learn the FPGA SDRAM to help a friend.
<jacksee> 在 2025-01-21 上传 | 大小：701kb | 下载：0

[VHDL编程] Modelsim_use

说明：这个文档主要讲解了一些快速入门Modelsim的一些知识，有一些详细操作过程。-This document is intended to explain some of the Quick Start Modelsim some knowledge, some detailed operation.
<jacksee> 在 2025-01-21 上传 | 大小：334kb | 下载：0

[VHDL编程] FPGADE270CACULATOR

说明：本文介绍了一个简单的计算器的设计，该设计采用了现场可编程逻辑器件FPGA设计，并基于VHDL语言实现加减乘除功能，并用十进制显示在LCD1602上。-This article describes a simple calculator design that uses a field programmable logic device FPGA design and VHDL language based on arithmetic f
<南宫崔浩> 在 2025-01-21 上传 | 大小：3.24mb | 下载：0

[VHDL编程] dianti

说明：6层电梯设计，采用vhdl编写，能够实验电梯功能-6-story elevator design, using vhdl prepared, able to lift function experiments
<fandaowei> 在 2025-01-21 上传 | 大小：4kb | 下载：0