[VHDL编程] FSM_parade

说明：基于spartan6实现的交通灯有限状态机，项目来源是数字设计与计算机体系结构，中山大学移动信息工程学院学子必学项目-Based on the traffic lights to achieve spartan6 finite state machine, the project is a source of digital design and computer architecture, Sun Yat-sen Mobile Inf
<huangchuchuan> 在 2025-01-23 上传 | 大小：102kb | 下载：0

[VHDL编程] soda_machine_4seg

说明：soda machine，fpga经典项目，自动贩卖机，通过按键投币，四个七段译码管显示总钱数和找回的钱数-soda machine, fpga classic items, vending machines, coin operated by keys, four seven-segment decoder and display the total amount of money of money back
<huangchuchuan> 在 2025-01-23 上传 | 大小：236kb | 下载：0

[VHDL编程] shift-register

说明：四位移位寄存器，基于spartan6 fpga开发，移动信息工程学院学习必备，数字设计与计算机体系结构项目-Four shift registers based spartan6 fpga development, mobile learning essential information Engineering, Digital Design and Computer Architecture Project
<huangchuchuan> 在 2025-01-23 上传 | 大小：1kb | 下载：0

[VHDL编程] adder_4

说明：三种设计模式的加法器，分别是行为及描述，串行模式，并行模式。希望对大家了解加法器有帮助-Adder three design models, and behavior were described, the serial mode, the parallel mode. I hope to help everyone understand adder
<huangchuchuan> 在 2025-01-23 上传 | 大小：1kb | 下载：0

[VHDL编程] Digital_Clock1

说明：基于Basys2多功能数字钟 verilog HDL 完整工程文件-Based Basys2 multifunction digital clock verilog HDL complete project file
<> 在 2025-01-23 上传 | 大小：575kb | 下载：0

[VHDL编程] fast-crc_latest.tar

说明：VERILOG Code for fast crs latest project
<mahesh> 在 2025-01-23 上传 | 大小：4.55mb | 下载：0

[VHDL编程] PingPong_Game_restored

说明：基于FPGA的VGA兵乓球游戏设计，Verilog实现。-FPGA-based VGA table tennis game design, Verilog implementation.
<GaoMin> 在 2025-01-23 上传 | 大小：1.8mb | 下载：0

[VHDL编程] Freq

说明：这是一个频率计的程序代码，能检测信号的频率，已生成IP核，能直接在软件上仿真运行。-This is a frequency meter program code, can detect frequency signal generated IP core that can run directly on the simulation software.
<yujie> 在 2025-01-23 上传 | 大小：1.46mb | 下载：0

[VHDL编程] PS2_Demo_Sys_restored

说明：PS/2的键盘编码、解码演示系统的设计，verilog实现。-Keyboard coded PS/2, and decoding demonstration system design, verilog achieved.
<GaoMin> 在 2025-01-23 上传 | 大小：1.19mb | 下载：0

[VHDL编程] EDA

说明：1602显示的数字钟 功能请详看文档 1602显示的数字钟 功能请详看文档-1602 clock 1602 clock 1602 clock
<zhangshude> 在 2025-01-23 上传 | 大小：27.34mb | 下载：0

[VHDL编程] 11

说明：基础实验_01_多路复用器 ：4通道8位带三态输出-Experimental basis _01_ multiplexer: 4-channel 8 with a three-state output
<luhairong> 在 2025-01-23 上传 | 大小：329kb | 下载：0

[VHDL编程] 22

说明：基础实验_03_编码器：8位输入3位输出编码器-Experimental basis _03_ Encoder: 8 input 3 output encoder
<luhairong> 在 2025-01-23 上传 | 大小：257kb | 下载：0