资源列表
[VHDL编程] ra_str_gen1
说明:ripple with studture modeling vhdl file<parth> 在 2025-02-09 上传 | 大小:1kb | 下载:0
[VHDL编程] ir_clock_150hz
说明:divider frequancy of the altera to 150hz<sko07> 在 2025-02-09 上传 | 大小:7kb | 下载:0
[VHDL编程] VerilogCode_time_of_day_clock
说明:Verilog Code for time-of-day clock and it is implemented on Altera DE2 board-Verilog Code for time-of-day clock and it is implemented on Altera DE2 board<Rahul> 在 2025-02-09 上传 | 大小:2kb | 下载:0
[VHDL编程] modelism-simulink
说明:Modelsim simulation elementary guidance -Modelsim simulation elementary guidance<松竹> 在 2025-02-09 上传 | 大小:225kb | 下载:0