资源列表
[VHDL编程] multiplier
说明:8*8的乘法器基于quartus2的显示文件,其中使用了门电路和全加器来实现的,全加器用以实现进位运算,由于是第一次上传文件,这个是基于quartus2的显示文件-8* 8 multiplier, which uses the gate and full adder to implement the full adder to achieve binary operations<> 在 2025-02-12 上传 | 大小:2kb | 下载:0
[VHDL编程] multiplier
说明:8*8的乘法器,其中使用了门电路和全加器来实现的,全加器用以实现进位运算,-8* 8 multiplier, which uses the gate and full adder to implement the full adder to achieve binary operations<> 在 2025-02-12 上传 | 大小:2kb | 下载:0