资源列表
[VHDL编程] DDS_single
说明:基于FPGA的单路DDS函数发生器的实现 ,语言为Verilog-FPGA-based single-channel DDS function generator implementation language for Verilog<Filter> 在 2025-04-18 上传 | 大小:25.69mb | 下载:0
[VHDL编程] 61EDA_H582
说明:该文件主要是关于采用ERIOLOG设计可编程逻辑器件的文档-This paper is about verilog HDL.<happy> 在 2025-04-18 上传 | 大小:8.82mb | 下载:0